JP2002373917A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002373917A JP2002373917A JP2001181033A JP2001181033A JP2002373917A JP 2002373917 A JP2002373917 A JP 2002373917A JP 2001181033 A JP2001181033 A JP 2001181033A JP 2001181033 A JP2001181033 A JP 2001181033A JP 2002373917 A JP2002373917 A JP 2002373917A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor
- semiconductor chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】従来、フリップチップ接続を用いる半導体装置
を製造する際、半導体チップが微細な場合、チップの反
転などが煩雑で、位置決め精度が低下する問題があっ
た。 【解決手段】本発明では、半導体チップ１０１をダイシ
ングテープ５０１に貼り付けたままの状態で、基板１０
４ａに対向させ、コレット６０１，６０２により押しつ
けて接合するため、チップの反転の必要が無く、安価に
微細な半導体チップを用いた半導体装置が製造できる。
を製造する際、半導体チップが微細な場合、チップの反
転などが煩雑で、位置決め精度が低下する問題があっ
た。 【解決手段】本発明では、半導体チップ１０１をダイシ
ングテープ５０１に貼り付けたままの状態で、基板１０
４ａに対向させ、コレット６０１，６０２により押しつ
けて接合するため、チップの反転の必要が無く、安価に
微細な半導体チップを用いた半導体装置が製造できる。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信を行う半
導体チップを有しこれに付随する外部アンテナ回路を有
する小形無線通信装置の製造方法に関し、装置の電気
的、機械的、化学的保護となるパッケージの構造及びそ
の製造方法に関する。
導体チップを有しこれに付随する外部アンテナ回路を有
する小形無線通信装置の製造方法に関し、装置の電気
的、機械的、化学的保護となるパッケージの構造及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来フリップチップ接続技術を用いてリ
ードフレームやインターポーザ基板にICチップなどの半
導体チップを搭載接続する場合は、例えば特開2001−01
5533号公報記載のようにダイシングされた半導体チップ
を一度真空チャックなどで粘着テープから引き剥がし、
その後、反転してコレットに持ち替え、しかる後、搭載
するリードフレームやインターポーザ基板に位置決めし
接続する方法が一般的であった。
ードフレームやインターポーザ基板にICチップなどの半
導体チップを搭載接続する場合は、例えば特開2001−01
5533号公報記載のようにダイシングされた半導体チップ
を一度真空チャックなどで粘着テープから引き剥がし、
その後、反転してコレットに持ち替え、しかる後、搭載
するリードフレームやインターポーザ基板に位置決めし
接続する方法が一般的であった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術は、特に半導体チップが０．３ｍｍ四方程度と小
さい場合に、以下のような問題を有している。
来技術は、特に半導体チップが０．３ｍｍ四方程度と小
さい場合に、以下のような問題を有している。
【０００４】従来方式では、ダイシングテープの粘着力
で半導体チップが張り付いているので真空チャックなど
でチャックしはがすときに、チップが小さい場合は周辺
からの漏れが生じやすく、真空吸着力が不足しがちであ
り、安定した剥離が実現しがたい。
で半導体チップが張り付いているので真空チャックなど
でチャックしはがすときに、チップが小さい場合は周辺
からの漏れが生じやすく、真空吸着力が不足しがちであ
り、安定した剥離が実現しがたい。
【０００５】さらに、半導体チップが小さい場合は真空
チャックの吸着面寸法をチップサイズとより小さく設計
すると吸着力が不足するため、チップサイズぎりぎりの
吸着面を必要とする。このためチャック周辺がダイシン
グテープ上で隣接しているチップに接触しやすく、別な
チップの配置を乱してしまうおそれがあった。
チャックの吸着面寸法をチップサイズとより小さく設計
すると吸着力が不足するため、チップサイズぎりぎりの
吸着面を必要とする。このためチャック周辺がダイシン
グテープ上で隣接しているチップに接触しやすく、別な
チップの配置を乱してしまうおそれがあった。
【０００６】また、従来方式ではチップの接続パッドを
下向きに回転させてから接続を行うため、チップの持ち
替えを生じ、特に微細なチップではチップ把持位置がず
れやすく、正確な搭載が困難であった。
下向きに回転させてから接続を行うため、チップの持ち
替えを生じ、特に微細なチップではチップ把持位置がず
れやすく、正確な搭載が困難であった。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明においては以下の手段を実施した。ダイシング
フィルムに熱処理または紫外線照射により粘着力が低下
する拡張可能なフィルムを用い、リードフレーム若しく
は基板のチップ搭載位置を周辺より突出させ、また熱処
理により接着する樹脂を予め塗布した。これによりによ
り、ダイシングテープに貼り付けられたウェハをダイシ
ング後、テープ拡張によりチップ周辺のギャップを拡大
して、周辺チップの干渉を低減し、またリードフレーム
ましくは基板のチップ搭載位置を周辺より突出させたこ
とでリードフレーム若しくは基板の周辺が接触すること
を回避した。その上で、搭載しようとする半導体チップ
をダイシングテープに貼り付けた状態のままで、リード
フレーム若しくは基板に近接させ、ダイシングフィルム
越しに裏面からコレットで押し上げて、チップとフレー
ム若しくは基板を接触させる。ここで紫外線照射または
熱処理を実施し、半導体チップの固着力がダイシングテ
ープ側よりリードフレーム若しくは基板側の方が強くな
るようにする。しかる後にリードフレーム若しくは基板
とダイシングテープを引き離し、半導体チップをリード
フレーム若しくは基板に移し替える。この方法により、
チップの持ち替えを無くし、チップ搭載精度を高めた。
に本発明においては以下の手段を実施した。ダイシング
フィルムに熱処理または紫外線照射により粘着力が低下
する拡張可能なフィルムを用い、リードフレーム若しく
は基板のチップ搭載位置を周辺より突出させ、また熱処
理により接着する樹脂を予め塗布した。これによりによ
り、ダイシングテープに貼り付けられたウェハをダイシ
ング後、テープ拡張によりチップ周辺のギャップを拡大
して、周辺チップの干渉を低減し、またリードフレーム
ましくは基板のチップ搭載位置を周辺より突出させたこ
とでリードフレーム若しくは基板の周辺が接触すること
を回避した。その上で、搭載しようとする半導体チップ
をダイシングテープに貼り付けた状態のままで、リード
フレーム若しくは基板に近接させ、ダイシングフィルム
越しに裏面からコレットで押し上げて、チップとフレー
ム若しくは基板を接触させる。ここで紫外線照射または
熱処理を実施し、半導体チップの固着力がダイシングテ
ープ側よりリードフレーム若しくは基板側の方が強くな
るようにする。しかる後にリードフレーム若しくは基板
とダイシングテープを引き離し、半導体チップをリード
フレーム若しくは基板に移し替える。この方法により、
チップの持ち替えを無くし、チップ搭載精度を高めた。
【０００８】
【発明の実施の形態】本発明の第１の実施の形態につい
て図１乃至図８を用い以下に説明する。
て図１乃至図８を用い以下に説明する。
【０００９】図１は本発明の半導体装置の概略構造を示
す斜視図である。ポッティングレジン１０５は簡便のた
め透明に書いてある。中間基板１０４の基材１０４ａ上
に設けられた配線１０４ｂに、半導体チップ１０１は搭
載されており、周囲をポッティングレジン１０５で保護
されている。
す斜視図である。ポッティングレジン１０５は簡便のた
め透明に書いてある。中間基板１０４の基材１０４ａ上
に設けられた配線１０４ｂに、半導体チップ１０１は搭
載されており、周囲をポッティングレジン１０５で保護
されている。
【００１０】図２に本発明の無線装置の細部詳細を説明
する縦断面図を示す。なお、薄膜状の構成を明示するた
め、膜厚等は実際の構造より厚く強調して作図してあ
る。半導体チップ１０１は、配線１０４ｂの一部に設け
られたチップ搭載位置１０４ｃに搭載されている。チッ
プ搭載位置１０４ｃは周囲の中間基板１０４に比べ突出
した形態を有している。また、半導体チップ１０１は配
線との接続部分であるチップ搭載位置１０４ｃとの接合
によってのみ固定されているわけではなく、チップ搭載
位置１０４ｃ付近に設けられた接着剤１０４ｅに依って
も固定されている。
する縦断面図を示す。なお、薄膜状の構成を明示するた
め、膜厚等は実際の構造より厚く強調して作図してあ
る。半導体チップ１０１は、配線１０４ｂの一部に設け
られたチップ搭載位置１０４ｃに搭載されている。チッ
プ搭載位置１０４ｃは周囲の中間基板１０４に比べ突出
した形態を有している。また、半導体チップ１０１は配
線との接続部分であるチップ搭載位置１０４ｃとの接合
によってのみ固定されているわけではなく、チップ搭載
位置１０４ｃ付近に設けられた接着剤１０４ｅに依って
も固定されている。
【００１１】図３に本発明の半導体装置の製造に用いる
中間基板１０４の構造を示す。中間基板１０４は全体と
して帯状の形態の薄形プリント基板であり、ポリイミド
テープである基材１０４ａの上に銅メッキによる配線１
０４ｂを施してある。中間基板１０４の両側には送り穴
１０４ｂが設けられており、製造工程で高速に安定な送
りができる。中間基板１０４には後にチップ搭載位置１
０４ｃとなる突起が設けられている。
中間基板１０４の構造を示す。中間基板１０４は全体と
して帯状の形態の薄形プリント基板であり、ポリイミド
テープである基材１０４ａの上に銅メッキによる配線１
０４ｂを施してある。中間基板１０４の両側には送り穴
１０４ｂが設けられており、製造工程で高速に安定な送
りができる。中間基板１０４には後にチップ搭載位置１
０４ｃとなる突起が設けられている。
【００１２】図４から図８に本実施例の半導体装置の製
造工程を順次示す。
造工程を順次示す。
【００１３】図４に搭載開始直前の状態を示す。ダイシ
ングフィルム５０１に貼り付けられたウェハがダイシン
グされて個々の半導体チップ１０１となる。このままで
は半導体チップ１０１の間隔が狭すぎるため、搭載開始
前に予めダイシングフィルム５０１を引き延ばして、チ
ップ間隔を拡げておく。この状態でダイシングフィルム
５０１を下吸着ステージ７０２に吸着し平坦に固定して
おく。一方半導体チップ１０１を搭載する中間基板１０
４は上吸着ステージ７０１に平坦に吸着され、チップ搭
載位置１０４ｃを下向きになるように下向きに保持され
る。ここで、下吸着ステージ７０２と上吸着ステージ７
０１の相対位置を合わせることで、正に搭載しようとし
ている半導体チップ１０１ａと中間基板上のチップ搭載
位置１０４ｃが対向する位置に、わずかの隙間を有して
配置される。
ングフィルム５０１に貼り付けられたウェハがダイシン
グされて個々の半導体チップ１０１となる。このままで
は半導体チップ１０１の間隔が狭すぎるため、搭載開始
前に予めダイシングフィルム５０１を引き延ばして、チ
ップ間隔を拡げておく。この状態でダイシングフィルム
５０１を下吸着ステージ７０２に吸着し平坦に固定して
おく。一方半導体チップ１０１を搭載する中間基板１０
４は上吸着ステージ７０１に平坦に吸着され、チップ搭
載位置１０４ｃを下向きになるように下向きに保持され
る。ここで、下吸着ステージ７０２と上吸着ステージ７
０１の相対位置を合わせることで、正に搭載しようとし
ている半導体チップ１０１ａと中間基板上のチップ搭載
位置１０４ｃが対向する位置に、わずかの隙間を有して
配置される。
【００１４】次に図５に示すように、上コレット６０
１、及び下コレット６０２が移動し、半導体チップ１０
１と中間基板１０４を押しつける。実際にはダイシング
テープ５０１の方が中間基板１０４の基材１０４ａに比
べ柔軟性に富み、かつ最終廃棄される部材であり永久変
形しても問題とならないため、上コレット６０１は殆ど
動く必要がなく、下コレット６０２が大部分の移動を行
う。中間基板１０４のチップ搭載位置１０４ｃの突起量
が少ない場合は、上コレット６０１の移動量をやや大き
くした方が好ましい。
１、及び下コレット６０２が移動し、半導体チップ１０
１と中間基板１０４を押しつける。実際にはダイシング
テープ５０１の方が中間基板１０４の基材１０４ａに比
べ柔軟性に富み、かつ最終廃棄される部材であり永久変
形しても問題とならないため、上コレット６０１は殆ど
動く必要がなく、下コレット６０２が大部分の移動を行
う。中間基板１０４のチップ搭載位置１０４ｃの突起量
が少ない場合は、上コレット６０１の移動量をやや大き
くした方が好ましい。
【００１５】また、このときダイシングフィルム５０１
が変形させられるため、正に搭載しようとする半導体チ
ップ１０１ａ以外に、これに隣接する半導体チップ１０
４ｂなども持ち上げられるが、下吸着ステージ７０２の
吸着力で下方向に吸着しており、近接した半導体チップ
１０１ｂなどのずれは小さい。
が変形させられるため、正に搭載しようとする半導体チ
ップ１０１ａ以外に、これに隣接する半導体チップ１０
４ｂなども持ち上げられるが、下吸着ステージ７０２の
吸着力で下方向に吸着しており、近接した半導体チップ
１０１ｂなどのずれは小さい。
【００１６】この状態で、両コレット６０１・６０２は
ヒーターにより加熱されており、半導体チップ１０１、
中間基板１０４も接触部付近が加熱される。このとき接
着剤１０４ｅも加熱され半溶融し、半導体チップ１０１
を粘着する。同時に、ダイシングフィルム５０１の粘着
力は加熱処理および、下コレット６０２による変形によ
り低下する。
ヒーターにより加熱されており、半導体チップ１０１、
中間基板１０４も接触部付近が加熱される。このとき接
着剤１０４ｅも加熱され半溶融し、半導体チップ１０１
を粘着する。同時に、ダイシングフィルム５０１の粘着
力は加熱処理および、下コレット６０２による変形によ
り低下する。
【００１７】次に図６に示すように、下コレット６０２
が降下する。同時に上コレット６０１もわずかに上昇す
る。このため、チップ付近の加熱は中断する。このとき
より大きく変形させられているダイシングフィルム５０
１は弾性で元の平面に戻ろうとするが、中間基板１０４
の接着剤１０４ｅがチップ１０１を粘着しており、両者
は殆ど動く事はない。この状態で半導体チップ１０１、
中間基板１０４、接着剤１０４ｅの温度が低下し、接着
剤１０４ｅの接着力が強くなる。このときダイシングフ
ィルム５０１の粘着力は温度低下で殆ど復旧せず、弱い
ままである。
が降下する。同時に上コレット６０１もわずかに上昇す
る。このため、チップ付近の加熱は中断する。このとき
より大きく変形させられているダイシングフィルム５０
１は弾性で元の平面に戻ろうとするが、中間基板１０４
の接着剤１０４ｅがチップ１０１を粘着しており、両者
は殆ど動く事はない。この状態で半導体チップ１０１、
中間基板１０４、接着剤１０４ｅの温度が低下し、接着
剤１０４ｅの接着力が強くなる。このときダイシングフ
ィルム５０１の粘着力は温度低下で殆ど復旧せず、弱い
ままである。
【００１８】しかる後に、図７に示すように上吸着ステ
ージ７０１と上コレット６０１を大きく上昇させると、
加熱処理を経過して既に粘着力を低下させたダイシング
テープ５０１の固着力より、冷却により接着力が高まっ
た接着剤１０４ｅの接着力が強いため、半導体チップ１
０１ａはダイシングテープ５０１から引き剥がされ、中
間基板１０４に移動する。同時にダイシングフィルム５
０１は下吸着ステージ７０２の真空吸引によって徐々に
引き戻され、概ね元の形状に復帰する。
ージ７０１と上コレット６０１を大きく上昇させると、
加熱処理を経過して既に粘着力を低下させたダイシング
テープ５０１の固着力より、冷却により接着力が高まっ
た接着剤１０４ｅの接着力が強いため、半導体チップ１
０１ａはダイシングテープ５０１から引き剥がされ、中
間基板１０４に移動する。同時にダイシングフィルム５
０１は下吸着ステージ７０２の真空吸引によって徐々に
引き戻され、概ね元の形状に復帰する。
【００１９】これらの工程を順次繰り返し、中間基板１
０４に順次半導体チップ１０１が搭載された後、中間基
板１０４は次のステージであるポッティングステージ８
０２に移動して図８に示すように吸着固定される。そし
てポッティングノズル８０１からポッティングレジン１
１０の滴下を受け、半導体チップ１０１が保護されると
同時に、半導体チップ１０１と中間基板１０４の固定が
強化される。その後、中間基板１０４から回路部分が個
別に切り出され、図１に示した製品形状となる。
０４に順次半導体チップ１０１が搭載された後、中間基
板１０４は次のステージであるポッティングステージ８
０２に移動して図８に示すように吸着固定される。そし
てポッティングノズル８０１からポッティングレジン１
１０の滴下を受け、半導体チップ１０１が保護されると
同時に、半導体チップ１０１と中間基板１０４の固定が
強化される。その後、中間基板１０４から回路部分が個
別に切り出され、図１に示した製品形状となる。
【００２０】この実施例では、チップ搭載位置１０４ａ
の突起量が十分にあったため、隣接するチップ搭載位置
１０４ｃが無関係な半導体チップ１０１に接触すること
が十分防止でき、上コレット６０１の移動量は最小限で
済み、中間基板１０４に与えるダメージは最小限で済
む。
の突起量が十分にあったため、隣接するチップ搭載位置
１０４ｃが無関係な半導体チップ１０１に接触すること
が十分防止でき、上コレット６０１の移動量は最小限で
済み、中間基板１０４に与えるダメージは最小限で済
む。
【００２１】以下に、本発明のその他の実施例を示す。
【００２２】図９は、チップ搭載位置１０４ｃの突出量
が設計上の制限で十分に得られなかった場合の実施例
を、第１の実施例の図５の工程と対比して示した図であ
る。このとき上コレット６０１は第１の実施例での移動
量より大きく設定されており、代わりに下コレット６０
２の移動量が少なくなっている。このため、搭載しよう
とする半導体チップ１０１以外の半導体チップ１０１ｂ
等の移動量も少なくなっており、また、搭載すべきチッ
プ搭載位置１０４ｃは中間基板１０４全体から比べて十
分な突出量を得ており、無関係な半導体チップ１０１ｂ
等が中間基板１０４に不用意に接触することがない。こ
の実施例では搭載時に上コレット６０１を移動させるこ
とでチップ搭載位置１０４ｃを突出させるため、中間基
板１０４の製造工程で大きな突出を設ける必要が無く、
中間基板１０４の製造工程が簡略化できるメリットがあ
る。
が設計上の制限で十分に得られなかった場合の実施例
を、第１の実施例の図５の工程と対比して示した図であ
る。このとき上コレット６０１は第１の実施例での移動
量より大きく設定されており、代わりに下コレット６０
２の移動量が少なくなっている。このため、搭載しよう
とする半導体チップ１０１以外の半導体チップ１０１ｂ
等の移動量も少なくなっており、また、搭載すべきチッ
プ搭載位置１０４ｃは中間基板１０４全体から比べて十
分な突出量を得ており、無関係な半導体チップ１０１ｂ
等が中間基板１０４に不用意に接触することがない。こ
の実施例では搭載時に上コレット６０１を移動させるこ
とでチップ搭載位置１０４ｃを突出させるため、中間基
板１０４の製造工程で大きな突出を設ける必要が無く、
中間基板１０４の製造工程が簡略化できるメリットがあ
る。
【００２３】また第１の実施例では接着剤１０４ｅに高
温で溶融し中温で粘着性を示し、低温で接着剤として働
く熱可塑性樹脂から成る接着剤を用いたが、初期には粘
着剤としての流動性を示し、加熱処理により硬化して十
分な接着強度を発揮する熱硬化性樹脂による接着剤を使
用することもできる。この場合はコレット６０１及び６
０２の加熱温度を熱硬化性樹脂の反応に足るだけの高温
に、十分な時間保つことは困難であり、一般に熱可塑性
樹脂であるダイシングフィルム５０１の耐熱温度を超え
てしまう。そこで、チップ搭載時の熱処理はダイシング
フィルム５０１から半導体チップ１０１を引き剥がすに
足るだけの熱処理に留め、ポッティングレジン１１０の
滴下工程の前に十分な熱処理をバッチで実施すること
で、接着剤１０４ｅの硬化時間を十分に得つつ、ダイシ
ングフィルム５０１に不要な熱疲労を与えなくて澄む。
この実施例では接着剤１０４ｅに低温で熱可塑性を示す
樹脂を使用しなくても済むため、ポッティングレジン１
１０との接合強度を高くすることができ、半導体装置の
リフロー耐性を高くすることができるメリットがある。
温で溶融し中温で粘着性を示し、低温で接着剤として働
く熱可塑性樹脂から成る接着剤を用いたが、初期には粘
着剤としての流動性を示し、加熱処理により硬化して十
分な接着強度を発揮する熱硬化性樹脂による接着剤を使
用することもできる。この場合はコレット６０１及び６
０２の加熱温度を熱硬化性樹脂の反応に足るだけの高温
に、十分な時間保つことは困難であり、一般に熱可塑性
樹脂であるダイシングフィルム５０１の耐熱温度を超え
てしまう。そこで、チップ搭載時の熱処理はダイシング
フィルム５０１から半導体チップ１０１を引き剥がすに
足るだけの熱処理に留め、ポッティングレジン１１０の
滴下工程の前に十分な熱処理をバッチで実施すること
で、接着剤１０４ｅの硬化時間を十分に得つつ、ダイシ
ングフィルム５０１に不要な熱疲労を与えなくて澄む。
この実施例では接着剤１０４ｅに低温で熱可塑性を示す
樹脂を使用しなくても済むため、ポッティングレジン１
１０との接合強度を高くすることができ、半導体装置の
リフロー耐性を高くすることができるメリットがある。
【００２４】
【発明の効果】本発明によれば、従来のフリップチップ
接続による手法と比較してチップを上下反転する必要が
ないため、搭載精度を高めやすく、例えば０．５ｍｍ以
下の微細なチップをダイシングフィルムから直接基板に
搭載できるメリットがあり、より微細な半導体チップを
用いた半導体装置を安価に提供することができる。
接続による手法と比較してチップを上下反転する必要が
ないため、搭載精度を高めやすく、例えば０．５ｍｍ以
下の微細なチップをダイシングフィルムから直接基板に
搭載できるメリットがあり、より微細な半導体チップを
用いた半導体装置を安価に提供することができる。
【図１】本発明の半導体装置の概略構造を示す斜視図。
【図２】本発明の半導体装置の細部詳細を説明する縦断
面図。
面図。
【図３】本発明に用いる中間基板１０４の構造を示す斜
視図。
視図。
【図４】製造工程の途中に本発明の半導体装置の状態を
示す立面図。
示す立面図。
【図５】製造工程の途中に本発明の半導体装置の状態を
示す立面図。
示す立面図。
【図６】製造工程の途中に本発明の半導体装置の状態を
示す立面図。
示す立面図。
【図７】製造工程の途中に本発明の半導体装置の状態を
示す立面図。
示す立面図。
【図８】製造工程の途中に本発明の半導体装置の状態を
示す立面図。
示す立面図。
【図９】その他の実施例を示す図。
１００…パッケージ（全体）、１０１…ＩＣチップ、１
０４…中間基板、１０４ａ…基材、１０４ｂ…配線、１
０４ｃ…チップ搭載位置、１０４ｄ…送り穴、１０４ｅ
…接着剤、１１０…保護レジン、５０１…ダイシングテ
ープ、６０１…上コレット、６０２…下コレット、７０
１…上吸着ステージ、７０２…下吸着ステージ、８０１
…ポッティングノズル、８０２…ポッティングステー
ジ。
０４…中間基板、１０４ａ…基材、１０４ｂ…配線、１
０４ｃ…チップ搭載位置、１０４ｄ…送り穴、１０４ｅ
…接着剤、１１０…保護レジン、５０１…ダイシングテ
ープ、６０１…上コレット、６０２…下コレット、７０
１…上吸着ステージ、７０２…下吸着ステージ、８０１
…ポッティングノズル、８０２…ポッティングステー
ジ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本間 博 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E313 AA03 AA11 AA23 CC05 CC09 EE18 EE38 EE50 5F044 KK17 LL11 PP16 PP19
Claims (5)
- 【請求項１】 半導体チップをダイシングフィルム上に
配列した半導体チップをボンディングエリアに接触させ
てチップボンディングを行い、しかる後、ダイシングフ
ィルムから半導体チップを引き剥がす半導体装置の製造
方法。 - 【請求項２】 半導体チップを配置するチップボンディ
ング部位が他の部位よりチップボンディング時に周辺部
が隣接する半導体チップに接触しない程度突起させた平
坦面を有する半導体装置。 - 【請求項３】 前記チップボンディングは、リードフレ
ームの当該部分に熱硬化性樹脂を塗布し、加熱処理をす
ることにより前記熱硬化性樹脂を硬化させるステップを
含むことを特徴とする請求項１の半導体装置の製造方
法。 - 【請求項４】 前記チップボンディングは、リードフレ
ームの当該部分に熱軟化性樹脂を塗布するステップと、
加熱処理をすることにより前記熱軟化性樹脂を軟化させ
るステップと、冷却するステップを含むことを特徴とす
る請求項１の半導体装置の製造方法。 - 【請求項５】 前記ダイシングテープの粘着性を熱処理
により低下させるステップを含むことを特徴とする請求
項１の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181033A JP4000791B2 (ja) | 2001-06-15 | 2001-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181033A JP4000791B2 (ja) | 2001-06-15 | 2001-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002373917A true JP2002373917A (ja) | 2002-12-26 |
| JP4000791B2 JP4000791B2 (ja) | 2007-10-31 |
Family
ID=19021363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001181033A Expired - Fee Related JP4000791B2 (ja) | 2001-06-15 | 2001-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4000791B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027549A (ja) * | 2005-07-20 | 2007-02-01 | Fujitsu Ltd | Ｉｃチップ実装方法 |
| JP2007311687A (ja) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体接合方法及び装置 |
| JP2007311689A (ja) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体超音波接合方法及び装置 |
| US7795076B2 (en) | 2003-06-12 | 2010-09-14 | Symbol Technologies, Inc. | Method, system, and apparatus for transfer of dies using a die plate having die cavities |
| JP2011222639A (ja) * | 2010-04-07 | 2011-11-04 | Disco Abrasive Syst Ltd | ボンディング方法 |
| JP2012156473A (ja) * | 2011-01-28 | 2012-08-16 | Adwelds:Kk | 部品移載装置および部品移載方法 |
-
2001
- 2001-06-15 JP JP2001181033A patent/JP4000791B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795076B2 (en) | 2003-06-12 | 2010-09-14 | Symbol Technologies, Inc. | Method, system, and apparatus for transfer of dies using a die plate having die cavities |
| JP2007027549A (ja) * | 2005-07-20 | 2007-02-01 | Fujitsu Ltd | Ｉｃチップ実装方法 |
| EP1746651B1 (en) * | 2005-07-20 | 2016-09-28 | Fujitsu Limited | IC chip mounting method |
| JP2007311687A (ja) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体接合方法及び装置 |
| JP2007311689A (ja) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体超音波接合方法及び装置 |
| JP4589266B2 (ja) * | 2006-05-22 | 2010-12-01 | パナソニック株式会社 | 半導体超音波接合方法 |
| JP4589265B2 (ja) * | 2006-05-22 | 2010-12-01 | パナソニック株式会社 | 半導体接合方法 |
| JP2011222639A (ja) * | 2010-04-07 | 2011-11-04 | Disco Abrasive Syst Ltd | ボンディング方法 |
| JP2012156473A (ja) * | 2011-01-28 | 2012-08-16 | Adwelds:Kk | 部品移載装置および部品移載方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4000791B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197788B2 (ja) | 半導体装置の製造方法 | |
| JP4546626B2 (ja) | 半導体素子のピックアップ方法 | |
| JP2001185519A5 (ja) | ||
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| JP2002280330A (ja) | チップ状部品のピックアップ方法 | |
| JP2002373917A (ja) | 半導体装置およびその製造方法 | |
| JP3757193B2 (ja) | 半導体チップのボンディング方法および装置 | |
| JP2004281659A (ja) | 保持部材及び半導体装置の製造方法 | |
| JP2512859B2 (ja) | 半導体素子の取付け方法 | |
| TW200824522A (en) | Printed circuit board, printed circuit board assembly, electronic device, manufacturing method of printed circuit board, and warpage correcting method of printed circuit board | |
| JPH10173007A (ja) | ベアチップ搭載装置 | |
| US7666714B2 (en) | Assembly of thin die coreless package | |
| US6680221B2 (en) | Bare chip mounting method and bare chip mounting system | |
| JPH1187423A (ja) | 半導体チップの実装方法 | |
| JP2720753B2 (ja) | フィルム貼り付け方法 | |
| JP2003209346A (ja) | 部品の実装方法及び電子装置 | |
| JPH09116251A (ja) | 半導体ベアチップの取付方法および取付構造 | |
| JP2001244298A (ja) | フリップチップ接続方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH04247640A (ja) | 半導体装置の製造方法 | |
| JP2002118149A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| EP0687000A1 (en) | Method for bonding integrated circuit chips to substrates | |
| JP2004079597A (ja) | 半導体チップの加工方法 | |
| JP4052144B2 (ja) | 半導体装置の製造方法 | |
| JP2850896B2 (ja) | 半導体チップ接着装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |