KR100824083B1 - Ｉｃ 칩 실장 방법 - Google Patents

Ｉｃ 칩 실장 방법 Download PDF

Info

Publication number
KR100824083B1
KR100824083B1 KR1020060001010A KR20060001010A KR100824083B1 KR 100824083 B1 KR100824083 B1 KR 100824083B1 KR 1020060001010 A KR1020060001010 A KR 1020060001010A KR 20060001010 A KR20060001010 A KR 20060001010A KR 100824083 B1 KR100824083 B1 KR 100824083B1
Authority
KR
South Korea
Prior art keywords
base
chip
wafer
mounting
chips
Prior art date
Application number
KR1020060001010A
Other languages
English (en)
Other versions
KR20070011066A (ko
Inventor
나오키 이시카와
순지 바바
히데히코 키라
히로시 고바야시
순이치 키쿠치
타츠로 츠네노
Original Assignee
후지쯔 가부시끼가이샤
후지츠 프론테크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤, 후지츠 프론테크 가부시키가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070011066A publication Critical patent/KR20070011066A/ko
Application granted granted Critical
Publication of KR100824083B1 publication Critical patent/KR100824083B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법에 관한 것으로서, 생산성 향상을 도모하는 것을 목적으로 한다.
베이스로의 탑재면과는 반대측면이 테이프로 마운트되어 다이싱에 의해 그 테이프를 남겨 둔채 IC 칩마다 분리된 웨이퍼를 준비하고, 그 웨이퍼를 베이스로의 탑재면이 베이스에 대면하게 되는 방향으로 베이스에 대향시키며, 베이스를 웨이퍼를 따르는 소정의 1차원 방향으로 보내면서, 또한 웨이퍼를 베이스를 따라 2차원적으로 이동시키면서, 웨이퍼상의 IC 칩을 순차적으로 베이스 상에 압착하여 베이스 상에 가고정시키고, 베이스 상에 가고정된 복수의 IC 칩을 일괄적으로 가열 및 가압함으로써 이들 복수의 IC 칩을 베이스 상에 고정시킨다.
IC 칩, 실장 방법, RFID

Description

ＩＣ 칩 실장 방법{IC CHIP MOUNTING METHOD}
도 1은 RFID 태그의 일례를 도시한 정면도(a) 및 측면 단면도(b).
도 2는 종래의 일반적인 RFID 태그의 제조 방법 중의 IC 칩 실장 방법을 도시한 도면.
도 3은 웨이퍼와 베이스의 위치 관계를 도시한 도면.
도 4는 본 발명의 제1 실시예의 IC 칩 실장 방법을 도시한 공정도.
도 5는 IC 칩을 베이스 상에 위치 결정하는 장면의 모식도.
도 6은 본 발명의 제2 실시예의 IC 칩 실장 방법을 도시한 공정도.
도 7은 가열 헤드의 구조를 도시한 모식도.
도 8은 본 발명의 제3 실시예의 공정도.
도 9는 본 발명의 제4 실시예의 공정도.
도 10은 IC 칩을 베이스 상에 탑재하는 장면의 모식도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : RFID 태그
10 : 웨이퍼
11 : IC 칩
12 : 안테나
13 : 베이스
15 : 접착제
16 : 범프
30 : 테이프
32 : 피킹 지그
33 : 본딩 헤드
51 : 압착 지그
52 : 일괄 가열 헤드
61 : 가열 헤드
71a, 71b, 81: 카메라
72a, 72b, 82 : 화상 인식부
73a, 73b, 83 : 편차량 산출부
74, 84 : XY 보정부
611 : 탑재 헤드
612 : 헤드 유지부
613 : 흡착부
본 발명은 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법에 관한 것 이다.
최근, 리더 라이터로 대표되는 외부 기기 사이에서, 전파에 의해 비접촉으로 정보의 교환을 행하는 여러 가지 타입의 RFID 태그가 제안되어 있다. 이 RFID 태그의 일종으로서 플라스틱이나 종이로 이루어진 베이스 시트 상에 전파 통신용 안테나 패턴과 IC 칩이 탑재된 구성이 제안되어 있고, 이러한 타입의 RFID 태그에 대해서, 물품 등에 접합되어 그 물품에 관한 정보를 외부 기기와 교환함으로써 물품의 식별 등을 행한다고 하는 이용 형태를 생각할 수 있다.
도 1은 RFID 태그의 일례를 도시한 정면도(a) 및 측면 단면도(b)이다.
이 도 1에 도시된 RFID 태그(1)는 시트형의 PET 필름 등으로 이루어진 베이스(13) 상에 설치된 안테나(12)와, 그 안테나(12)에 범프(16)를 통해 접속된 IC 칩(11)과, 이들 안테나(12) 및 IC 칩(11)을 덮어 베이스(13)에 접착제(15)로 접착된 커버 시트(14)로 구성되어 있다.
이 RFID 태그(1)를 구성하는 IC 칩(11)은 안테나(12)를 통해 외부 기기와 무선 통신을 행하여 정보를 교환할 수 있다.
이러한 RFID 태그에 대해서는 전술한 바와 같은 이용 형태를 포함한 광범위한 이용 형태를 생각할 수 있지만, 이러한 RFID 태그를 여러 가지 형태로 이용하는 데 있어서는 그 제조 비용이 큰 문제의 하나가 되고 있어 제조 비용 절감을 위한 여러 가지 노력을 기울이고 있다.
도 2는 종래의 일반적인 RFID 태그의 제조 방법 중의 IC 칩 실장 방법을 도시한 도면이다.
여기서는, 우선, 도 2(a)에 도시된 바와 같이 각종 IC 칩이 만들어진 웨이퍼(10)의 이면(베이스 시트로의 탑재면과는 반대측면) 전면이 테이프(30)로 마운트되고, 또한 다이싱에 의해 그 테이프(30)를 남겨 둔채 IC 칩(11)별로 분리된다.
그 다음, 도 2(b)에 도시된 바와 같이 피킹 지그(32)로 웨이퍼(10)상의 다수의 IC 칩(11) 중의 1개를 테이프(30)로부터 박리하여 들어 올린다.
또한, 도 2(c)에 도시된 바와 같이 IC 칩(11)을 흡착시킨 상태의 피킹 지그(picking jig)(32)를 상하 반전시킨다.
또한, 도 2(d)에 도시된 바와 같이 이번에는 그 IC 칩(11)을 본딩 헤드(33)에 건네준다.
또한, 도 2(e)에 도시된 바와 같이 그 본딩 헤드(33)가 그 1개의 IC 칩(11)을 베이스(13) 상으로 운반하여 그 베이스(13) 상에 형성되어 있는 안테나(12)에 접속되는 정규 위치에 실리고, 도 2(f)에 도시된 바와 같이 하여 가압 및 가열에 의해 그 IC 칩(11)을 베이스(13) 상에 납땜한다. 그 후, 본딩 헤드(33)를 IC 칩(11)으로부터 이동하면, 도 2(g)에 도시된 바와 같이 IC 칩(11)의 실장이 완료된다.
이상의 도 2(b) 내지 도 2(g)의 각 공정이 웨이퍼(10) 상의 다수의 IC 칩(11)에 대해서 순차적으로 반복된다.
이 실장 방법의 경우, 웨이퍼(10)상의 IC 칩(11)을 하나씩 픽업하고, 반전하여 다른 지그(본딩 헤드)에 전달하여 그 본딩 헤드에 의해 실장한다고 하는 복잡한 공정을, IC 칩 하나씩에 대해서 순차적으로 행할 필요가 있으므로, 생산성이 낮아 제조 비용이 상승하게 되었다.
이 제조 비용을 절감하는 하나의 방법으로서, 특허 문헌 1에는 주행하는 웹 재료(베이스) 상에 간격을 두고 IC 칩 매립용 오목부를 형성하여, 그 오목부에 IC 칩을 끼워 넣고, 그 오목부에 끼워 넣어진 IC 칩과 접속되도록 안테나 패턴을 잉크젯법으로 인쇄하는 것이 제안되어 있다.
그러나, 이 특허 문헌 1에서 제안된 방법은 웹 재료(베이스)의 오목부에 IC 칩을 실장하는데 있어서, 조(filling tank) 내에 액체를 가득 차게 하여 그 액체 내에 IC 칩을 띄워 웹 재료(베이스)를 조 내를 통과하여 주행시킴으로써 그 웹 재료(베이스)의 오목부에 IC 칩을 끼워 넣는다고 하는 것으로서, IC 칩이 올바른 방향으로 오목부 내에 정확히 끼워 넣어진다고는 할 수 없고, 또한 오목부에 IC 칩이 끼워 넣어지지 않고서 빈 오목부인 채로 조 내를 통과해 버릴 우려도 있으며, 오목부에 IC 칩을 끼워 넣는 공정의 신뢰성이 낮다고 하는 문제가 있다. 또한, 오목부에 IC 칩이 올바르게 끼워 넣어졌다고 해도 안테나 패턴은 그 오목부에 끼워 넣어진 IC 칩에 대하여 고정밀도로 위치 결정되어 있을 필요가 있고, IC 칩의 오목부로 끼워 넣는 위치에 약간의 오차가 있더라도 그 오차에 맞춰 안테나 패턴의 인쇄 위치를 변경할 필요가 있으며, 결국은 생산성 향상으로는 이어지지 않게 될 우려가 있다.
[특허 문헌 1] 일본 특허 공개 제2003-242472호 공보
본 발명은 상기 사정을 감안하여 생산성 향상이 도모된 IC 칩 실장 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하는 본 발명의 IC 칩 실장 방법 중 제1 IC 칩 실장 방법은 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법으로서,
베이스로의 탑재면과는 반대측면이 테이프로 마운트되어 다이싱에 의해 그 테이프를 남겨 둔채 IC 칩마다 분리된 웨이퍼를 준비하고,
그 웨이퍼를 베이스로의 탑재면이 베이스에 대면하게 되는 방향으로 베이스에 대향시키며,
베이스를 웨이퍼를 따르는 소정의 1차원 방향으로 보내면서, 또한 웨이퍼를 베이스를 따라 2차원적으로 이동시키면서, 웨이퍼상의 IC 칩을 순차적으로 베이스 상에 압착하여 베이스 상에 가고정시키고,
베이스 상에 가고정된 복수의 IC 칩을 일괄적으로 가열 및 가압함으로써 이들 복수의 IC 칩을 베이스 상에 고정시키는 것을 특징으로 한다.
또한, 상기 목적을 달성하는 본 발명의 IC 칩 실장 방법 중 제2 IC 칩 실장 방법은 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법으로서,
베이스로의 탑재면과는 반대측면이 테이프로 마운트되어 다이싱에 의해 그 테이프를 남겨 둔채 IC 칩 별로 분리된 웨이퍼를 준비하고,
그 웨이퍼를 베이스로의 탑재면이 베이스에 대향하는 방향으로 베이스에 대향시키며,
베이스를 웨이퍼를 따르는 소정의 1차원 방향으로 보내면서, 또한 웨이퍼를 베이스를 따라 2차원적으로 이동시키면서, 웨이퍼상의 IC 칩을 가열과 가압을 행하는 가열 가압 헤드에 의해 베이스 상에 압착하여 가열 및 가압함으로써, IC 칩을 베이스 상에 순차적으로 고정시키는 것을 특징으로 한다.
또한, 상기 목적을 달성하는 본 발명의 IC 칩 실장 방법 중 제3 IC 칩 실장 방법은 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법으로서,
다이싱에 의해 복수의 IC 칩마다 분리되기 전의 웨이퍼의 베이스로의 IC 칩의 탑재면과는 반대측면을, 다이싱 후의 전개에 의한 IC 칩끼리의 간격이 베이스 상으로의 탑재 간격과 일치하도록 절곡(folding)에 의해 축소시킨 테이프로 마운트하고,
축소시킨 테이프로 마운트된 웨이퍼를 다이싱에 의해 그 테이프를 남겨 둔채 IC 칩마다 분리하며,
테이프에 의해 마운트된 IC 칩을 IC 칩의 베이스로의 탑재면이 베이스에 대면하게 되는 방향으로 테이프를 전개한 상태로 그 베이스에 대향시키고,
IC 칩을 베이스 상에 탑재시키는 것을 특징으로 한다.
또한, 상기 목적을 달성하는 본 발명의 IC 칩 실장 방법 중 제4 IC 칩 실장 방법은 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법으로서,
베이스로의 탑재면과는 반대측면이 테이프로 마운트되어 다이싱에 의해 테이프를 남겨 둔채 IC 칩마다 분리된 웨이퍼를 준비하는 동시에 IC 칩이 탑재되는 베이스를, 그 베이스 상에 웨이퍼상의 IC 칩을 탑재하여 그 베이스를 전개함으로써 베이스상의 IC 칩끼리의 간격이 베이스 상에 탑재해야 할 소정의 간격과 동일한 간 격이 되도록, 굽힘 가공에 의해 축소화해 두고,
테이프로 마운트된 웨이퍼를 베이스로의 탑재면이 그 베이스에 대면하게 되는 방향으로 축소화된 베이스에 대향시키며,
웨이퍼상의 IC 칩을 축소화된 베이스 상에 탑재시키고,
베이스를 전개하는 것을 특징으로 한다.
여기서, 상기 목적을 달성하는 본 발명의 제1 내지 제4 IC 칩 실장 방법 중 어느 하나에 있어서도 상기 베이스는 통신용 안테나가 소정 간격으로 복수 형성된 베이스이고, 상기 IC 칩은 베이스상의 안테나를 통해 무선 통신을 행하는 회로가 탑재된 IC 칩인 것이 바람직하다. 즉, 본 발명을 RFID 태그에 적용하는 것이 바람직하다.
또한, 상기 목적을 달성하는 본 발명의 제1 내지 제4 IC 칩 실장 방법 중 어느 하나에 있어서도 베이스에 대향시킨 IC 칩을 그 베이스에 탑재시키는 데 있어서, 베이스상의 IC 칩의 탑재 지점 및/또는 그 IC 칩 자체를 카메라로 촬영하고, 화상 인식에 의해 위치 조정을 행하면서, IC 칩을 베이스 상에 탑재하는 것이 바람직하다.
(실시예)
이하, 본 발명의 실시예에 대해서 설명한다.
도 3은 웨이퍼와 베이스의 위치 관계를 도시한 도면이다.
이하에 설명하는 제1 실시예에서는, 웨이퍼(10)와 베이스(13)가 준비되고, 도 3에 도시된 바와 같이 대향한 위치에 배치된다. 여기서, 이 웨이퍼(10)는 베이 스(13)로의 탑재면(도 3의 하측면)과는 반대측면(도 3의 상측면)이 테이프(30)로 마운트되고, 다이싱에 의해 그 테이프(30)를 남겨 둔채 IC 칩(11)별로 분리된 것으로서, 그 웨이퍼(10)가 도 3에 도시된 바와 같이 베이스(13)로의 탑재면이 베이스(13)에 대면하게 되는 방향으로 베이스(13)에 대향한 위치에 배치된다. 이 웨이퍼(10)는 베이스(13)를 따르는 X 방향 및 Y 방향으로 2차원적으로 이동된다.
또한, 베이스(13)는 웨이퍼(10)와 대향하는 쪽의 면(도 3의 상면)에 안테나(12)가 소정 간격으로 복수 형성된 것으로서, 이 베이스(13)는 안테나(12)가 배열되는 방향(도 3에 화살표 X로 도시하는 방향)으로 정량(fixed amount) 보내어진다.
본 발명의 제1 실시예에서는 웨이퍼(10)와 베이스(13)를 도 3과 같이 배치한 후에, 이하와 같이 하여 웨이퍼(10)상의 IC 칩(11)을 베이스(13) 상에 탑재한다.
도 4는 본 발명의 제1 실시예의 IC 칩 실장 방법을 도시한 공정도이다.
우선, 도 3을 참조하여 설명한 바와 같이 테이프(30)로 마운트되어 IC 칩(11)별로 분리된 웨이퍼(10)를 준비하고, 그 웨이퍼(10)를 베이스(13)로의 탑재면이 그 베이스(13)에 대면하게 되는 방향으로 베이스(13)에 대향시켜 배치한다. 한편, 이 베이스(13) 상에는 안테나(12)가 배열되어 있다[도 4(a)].
그 상태에서 베이스(13)를 화살표 X 방향(도 3 참조)으로 정량 보내면서, 또한 웨이퍼(10)를 XY 방향(도 3 참조)으로 2차원적으로 이동시켜서 그 웨이퍼(10)상에 배열되는 다수의 IC 칩(11) 중의 하나[IC 칩(11a)]를 압착 지그(51)로 테이프(30) 위에서 눌러 그 하나의 IC 칩(11a)을 베이스(13)상의 하나의 안테나(12a) 상에 가고정한다[도 4(b)].
도 5는 IC 칩(11)을 베이스(13) 상에 위치 결정하는 장면의 모식도이다.
IC 칩(11)을 압착 지그(51)로 눌러 베이스(13) 상에 가고정하는 데 있어서는 가고정하고자 하는 IC 칩(11)을 베이스(13)상의 소정 위치에 위치 결정할 필요가 있다. 이 때문에, 여기서는 2대의 카메라(71a, 71b)로 탑재하고자 하는 IC 칩(11)자체 및 베이스(13)상의 그 IC 칩(11)의 탑재 위치가 촬영되고, 각 화상 인식부(72a, 72b)에서 화상 인식되며, 각 편차량 산출부(73a, 73b)에서 각 편차량이 산출되고, XY 보정부(74)에서는 이들의 편차량을 종합하여 탑재하고자 하는 IC 칩을 베이스(13)상의 소정 위치에 정확히 위치 결정한다. 이렇게 함으로써, IC 칩(11)이 베이스(13)상의 안테나(12)에 대한 소정 위치에 정확히 탑재된다.
도 4로 되돌아가서 설명을 계속한다.
다음에, 베이스(13)를 정량 보내는 동안에 웨이퍼(10)측도 X-Y 이동에 의해 위치 결정하고[도 4(c)], 다음 IC 칩(11b)이 압착 지그(51)로 눌려지며[도 4(d)], 그 IC 칩(11b)이 베이스(13)상의 다음 안테나(12b) 상에 가고정된다[도 4(e)].
다음에, 동일하게 하여 압착 지그(51)에 의해 베이스(13)상의 안테나(12c)에 IC 칩(11c)이 압착되어[도 4(f)] IC 칩(11c)이 안테나(12c)에 가고정된다.
이와 같이 하여 복수의 IC 칩(11)이 베이스(13)상의 복수의 안테나(12)에 각각 가고정된 후, 이들 복수의 IC 칩(11) 상에 일괄 가열 헤드(52)가 놓여져 이들 복수의 IC 칩(11)이 가열 및 가압되고, 이들 복수의 IC 칩(11)이 베이스(13)상의 각 안테나(12) 상에 일괄적으로 납땜 실장된다[도 4(g)].
이 제1 실시예에 따르면, 다수의 IC 칩(11)이 베이스(13) 상에 순차 고속으 로 가고정되고, 베이스(13) 상에 가고정된 복수의 IC 칩(11)이 일괄 가열 헤드(52)에 의해 일괄적으로 납땜 고정되기 때문에, 베이스(13)로의 IC 칩(11)의 실장이 고속화되어 생산성이 향상된다.
도 6은 본 발명의 제2 실시예의 IC 칩 실장 방법을 도시한 공정도이다.
이 제2 실시예에서도 도 3을 참조하여 설명한 배치나 이동의 형태는 그대로 답습된다. 즉, 여기서는 우선 도 3을 참조하여 설명한 바와 같이 테이프(30)로 마운트되어 IC 칩(11)별로 분리된 웨이퍼(10)를 준비하고, 그 웨이퍼(10)를 베이스(13)로의 탑재면이 그 베이스(13)에 대면하게 되는 방향으로 베이스(13)에 대향시켜 배치한다. 한편, 이 베이스(13) 상에는 안테나(12)가 배열되어 있다[도 6(a)].
그 상태에서 베이스(13)를 화살표 X 방향(도 3 참조)으로 정량 보내면서, 또한 웨이퍼(10)를 XY 방향(도 3 참조)으로 2차원적으로 이동시켜서 그 웨이퍼(10) 상에 배열되는 다수의 IC 칩(11) 중의 하나[IC 칩(11a)]를 가열 헤드(61)에 의해 테이프(30) 위에서 눌러 가열 및 가압하고, 그 하나의 IC 칩(11a)을 베이스(13)상의 하나의 안테나(12a) 상에 납땜 고정한다[도 6(b)].
도 7은 가열 헤드(61)의 구조를 도시한 모식도이다.
이 가열 헤드(61)는 그 중앙부에 탑재 헤드(611)가 구비되어 있다. 이 탑재 헤드(611)는 내부에 가열 히터(도시하지 않음)를 구비하여 헤드 유지부(612)로 유지되어 상하 이동하는 구조로 되어 있다. 또한, 이 탑재 헤드(611)를 둘러싸도록 흡착부(613)가 설치되어 있다. 이 흡착부(613)는 도 7(b)에 도시된 바와 같이 탑재 헤드(611)로 테이프(30) 위에서 IC 칩(11)을 밀어 내릴 때에 그 테이프(30)의 밀어 내려지는 IC 칩(11) 주위에 흡착되고, 탑재 헤드(611)가 밀어 내리는 대상인 IC 칩(11)을 밀어 내렸을 때의 영향이 테이프(30)의 인접한 IC 칩 부분까지 미치지 않도록 하고 있다. 이 영향이 인접한 IC 칩 부분에까지 미치면, 그 인접한 IC 칩 부분으로의 테이프의 신장이 그 IC 칩 탑재시에 탑재 위치 오차로서 나타날 우려가 있기 때문이다.
도 6으로 되돌아가서 설명을 계속한다.
다음에, 베이스(13)를 정량 보내는 동안에 웨이퍼(10)측도 X-Y 이동에 의해 위치 결정하고[도 6(c)], 다음 IC 칩(11b)을 가열 헤드(61)로 눌러 가열 및 가압하며[도 6(d)], 그 IC 칩(11b)을 베이스(13)상의 다음 안테나(12b) 상에 납땜 고정한다[도 6(e)].
다음에, 동일하게 하여 가열 헤드(61)에 의해 베이스(13)상의 안테나(12c)에 IC 칩(11c)을 압착하여 가열 및 가압하고[도 6(f)], IC 칩(11c)을 안테나(12c)에 납땜 고정한다.
이와 같이 하여, 이 제2 실시예에서는, 베이스(13)가 정량 보내어져 웨이퍼(10)가 X-Y 이동하면서 복수의 IC 칩(11)이 베이스(13)상의 복수의 안테나(12)에 순차적으로 고속으로 납땜 고정되기 때문에, IC 칩(11)의 실장이 고속화되어 생산성이 향상된다.
도 8은 본 발명의 제3 실시예의 공정도이다.
여기서는, 다이싱에 의해 복수의 IC 칩(11)으로 분리되기 전의 웨이퍼(10)의 베이스(13)[도 8(c) 참조]로의 IC 칩(11)의 탑재면[도 8(a)의 상측면]과는 반대측 면[도 8(a)의 하측면)을 테이프(30)로 마운트한다[도 8(a)]. 여기서, 이 테이프(30)는 다이싱 후의 전개에 의해 IC 칩(11)끼리의 간격이 베이스(13) 상으로의 탑재 간격과 일치하도록 절곡에 의해 축소한 상태이다.
웨이퍼(10)를 축소시킨 테이프(30)로 마운트하는데에 있어서는 테이프(30) 절곡의 봉우리 부분에 대응하는 정상부 하나씩이 IC 칩(11)의 하나씩에 대응하도록 위치 결정한 후에 마운트한다.
다음에, 웨이퍼(10)는 IC 칩(11)별로 분리되도록 다이싱된다[도 8(b)].
또한, 테이프(30)에 의해 마운트된 IC 칩(11)을, 그 테이프(30)를 전개한 상태로 그 IC 칩(11)의 베이스(13)로의 탑재면[도 8(c)의 하면]이 그 베이스(13)에 대면하게 되는 방향으로 베이스(13)에 대향시킨다[도 8(c)].
이 상태에서 IC 칩(11)의 간격과, 베이스(13)상의 안테나(12)의 간격이 일치하고 있어 제각기 위치 결정할 필요는 없고, 또는 도 5에 도시된 바와 같이 하여 제각기 위치 결정하는 경우라도 위치를 미조정하면 좋으며, 복수의 IC 칩(11)을 일괄적으로 또는 순차 고속으로 베이스(13)상의 각 안테나(12)에 고정한다.
도 9는 본 발명의 제4 실시예의 공정도이다.
여기서는, 도 9(a)에 도시된 바와 같은 안테나(12)가 등간격으로 형성된 베이스(13)가 도 9(b)에 도시된 바와 같이 굽힘 가공에 의해 축소화된다. 이 베이스(13)는 굽힘 가공에 의해 그 베이스(13) 상에 웨이퍼(10)상의 IC 칩(11)을 탑재하여 그 베이스(13)를 전개함으로써 그 베이스(13)상의 IC 칩(11)끼리의 간격이 그 베이스(13) 상에 탑재해야 할 소정의 간격, 즉 안테나(12)끼리의 간격과 동일한 간 격이 되도록 축소화된다.
또한, 이 베이스와는 별도로 베이스(13)로의 탑재면과는 반대측면이 테이프(30)로 마운트되어 다이싱에 의해 그 테이프(30)를 남겨 둔채 IC 칩(11)별로 분리된 웨이퍼(10)를 준비하고, 그 웨이퍼(10)를 베이스(13)로의 탑재면이 베이스(13)에 대면하게 되는 방향으로 상기한 바와 같이 하여 축소화된 베이스(13)에 대향시키며[도 9(c)], 이들 IC 칩(11)을 베이스(13)상의 안테나(12) 상에 탑재한다[도 9(d)]. 그 후, 베이스(13)를 전개하면, 베이스(13) 상에 소정의 피치로 형성된 복수의 안테나(12)의 각각에 하나씩 IC 칩(11)이 탑재된 상태가 된다[도 9(e)).
도 10은 IC 칩(11)을 베이스(13) 상에 탑재하는 장면의 모식도이다.
IC 칩(11)을 베이스(13) 상에 탑재하는 데 있어서는, 카메라(81)로 그 탑재 부분이 촬영되고, 화상 인식부(82)에서 화상 인식되며, 편차량 산출부(83)에서 IC 칩(11)과 베이스(13)상의 안테나(12)와의 편차량이 산출되고, XY 보정부(84)에 의해 IC 칩(11)이 위치 조정된다. 이렇게 함으로써, IC 칩(11)이 베이스(13)상의 안테나(12)에 대한 소정 위치에 정확히 탑재된다.
이 제4 실시예에서도 복수의 IC 칩(11)을 일괄적으로 또는 순차 고속으로 베이스(13) 상에 탑재할 수 있어 IC 칩 실장의 고속화가 도모되어 실장 비용이 절감된다.
이상의 본 발명 중의 제1 및 제2 IC 칩 실장 방법에 따르면, IC 칩을 순차 고속으로 베이스 상에 탑재할 수 있어 IC 칩 실장의 생산성이 향상된다.
또한, 본 발명 중의 제3 및 제4 IC 칩 실장 방법에 따르면, IC 칩의 간격과, 베이스상의 IC 칩 탑재 위치의 간격을 가지런히 해두고 IC 칩을 베이스에 탑재하기 때문에, 복수의 IC 칩을 베이스 상에 일괄적으로 또는 순차 고속으로 탑재할 수 있어 IC 칩 실장의 생산성이 향상된다.

Claims (6)

  1. 베이스 상에 복수의 IC 칩을 실장하는 IC 칩 실장 방법에 있어서,
    베이스로의 탑재면과는 반대측면이 테이프로 마운트되어 다이싱에 의해 상기 테이프를 남겨 둔채 IC 칩마다 분리된 웨이퍼를 준비하고, 상기 웨이퍼를, 베이스로의 탑재면이 상기 베이스에 대면하는 방향으로, 상기 베이스에 대향시키는 단계와;
    상기 베이스를 상기 웨이퍼를 따르는 소정의 1차원 방향으로 보내면서, 상기 웨이퍼를 상기 베이스를 따라 2차원적으로 이동시키면서, 상기 웨이퍼상의 IC 칩을 순차적으로 상기 베이스 상에 압착하여 상기 베이스 상에 가고정시키는 단계와;
    상기 베이스 상에 가고정된 복수의 IC 칩을 일괄적으로 가열 및 가압함으로써, 상기 복수의 IC 칩을 상기 베이스 상에 고정시키는 단계
    를 포함하는 것을 특징으로 하는 IC 칩 실장 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 베이스는 통신용 안테나가 소정 간격으로 복수개 형성된 베이스이고, 상기 IC 칩은 상기 베이스상의 안테나를 통해 무선 통신을 행하는 회로가 탑재된 IC 칩인 것을 특징으로 하는 IC 칩 실장 방법.
  6. 제1항에 있어서, 상기 베이스에 대향시킨 IC 칩을 상기 베이스에 탑재시키는데 있어서, 상기 베이스상의 IC 칩의 탑재 지점 및/또는 상기 IC 칩 자체를 카메라로 촬영하고, 화상 인식에 의해 위치 조정을 행하면서, 상기 IC 칩을 상기 베이스 상에 탑재하는 것을 특징으로 하는 IC 칩 실장 방법.
KR1020060001010A 2005-07-20 2006-01-04 Ｉｃ 칩 실장 방법 KR100824083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00209965 2005-07-20
JP2005209965A JP4750492B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115728A Division KR100811039B1 (ko) 2005-07-20 2007-11-13 Ｉｃ 칩 실장 방법

Publications (2)

Publication Number Publication Date
KR20070011066A KR20070011066A (ko) 2007-01-24
KR100824083B1 true KR100824083B1 (ko) 2008-04-21

Family

ID=37330695

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060001010A KR100824083B1 (ko) 2005-07-20 2006-01-04 Ｉｃ 칩 실장 방법
KR1020070115728A KR100811039B1 (ko) 2005-07-20 2007-11-13 Ｉｃ 칩 실장 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070115728A KR100811039B1 (ko) 2005-07-20 2007-11-13 Ｉｃ 칩 실장 방법

Country Status (6)

Country Link
US (1) US7214563B2 (ko)
EP (1) EP1746651B1 (ko)
JP (1) JP4750492B2 (ko)
KR (2) KR100824083B1 (ko)
CN (2) CN101303988B (ko)
TW (1) TWI315052B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019177337A1 (ko) * 2018-03-12 2019-09-19 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR20190107500A (ko) * 2018-03-12 2019-09-20 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR20190107514A (ko) * 2018-03-12 2019-09-20 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
WO2020184859A1 (ko) * 2019-03-13 2020-09-17 ㈜큐엠씨 반도체 칩을 전사하는 전사 장치 및 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222639A (ja) * 2010-04-07 2011-11-04 Disco Abrasive Syst Ltd ボンディング方法
JP2012156473A (ja) * 2011-01-28 2012-08-16 Adwelds:Kk 部品移載装置および部品移載方法
KR101801264B1 (ko) 2011-06-13 2017-11-27 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 패키지 방법
KR101288165B1 (ko) * 2011-08-29 2013-07-18 삼성전기주식회사 바이오칩 스탬핑 장치 및 스탬핑 방법
JP2014033100A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 実装方法
KR101488609B1 (ko) * 2013-07-22 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
JP6367084B2 (ja) 2014-10-30 2018-08-01 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
US10672638B2 (en) * 2017-01-27 2020-06-02 International Business Machines Corporation Picking up irregular semiconductor chips
US10694651B2 (en) * 2017-06-20 2020-06-23 Saul Tech Technology Co., Ltd. Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
KR102077049B1 (ko) * 2017-12-21 2020-02-13 한국기계연구원 마이크로 소자 전사방법 및 마이크로 소자 전사장치
JP6906586B2 (ja) * 2018-06-21 2021-07-21 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
US11069555B2 (en) * 2018-09-03 2021-07-20 Assembleon B.V. Die attach systems, and methods of attaching a die to a substrate
CN109830453B (zh) * 2019-03-21 2023-10-03 深圳中科四合科技有限公司 一种芯片巨量转移的方法和装置
US11136202B2 (en) * 2020-01-06 2021-10-05 Asm Technology Singapore Pte Ltd Direct transfer apparatus for electronic components
KR102436955B1 (ko) * 2020-03-11 2022-08-26 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
KR102391169B1 (ko) * 2020-03-11 2022-05-03 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
KR102271499B1 (ko) * 2020-10-16 2021-07-01 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
FR3118514B1 (fr) * 2020-12-31 2023-03-03 Axem Tech Procédé de fabrication d’un identifiant RFID

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219962A (ja) * 1998-01-30 1999-08-10 Hitachi Chem Co Ltd 半導体装置の製造方法
WO2002091812A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren und bestückungssystem zum bestücken eines substrats mitelektronischen bauteilen
JP2003242472A (ja) * 2002-02-14 2003-08-29 Dainippon Printing Co Ltd ウェブに実装されたｉｃチップへのアンテナパターン形成方法と印刷回路形成方法、およびｉｃタグ付き包装体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232548A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd フィルムパッケージ形半導体装置のペレットボンディング方法
JPH06204267A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置の製造方法
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP4137351B2 (ja) * 2000-06-29 2008-08-20 芝浦メカトロニクス株式会社 部品実装装置
JP2002026071A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1149650C (zh) * 2001-04-16 2004-05-12 华瑞股份有限公司 充电电池保护电路用功率场效应晶体管的覆晶安装方法
JP4000791B2 (ja) * 2001-06-15 2007-10-31 株式会社日立製作所 半導体装置の製造方法
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
JP2006196526A (ja) * 2005-01-11 2006-07-27 Omron Corp 半導体チップの実装方法、配線回路基板の構造、及び配線回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219962A (ja) * 1998-01-30 1999-08-10 Hitachi Chem Co Ltd 半導体装置の製造方法
WO2002091812A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren und bestückungssystem zum bestücken eines substrats mitelektronischen bauteilen
JP2003242472A (ja) * 2002-02-14 2003-08-29 Dainippon Printing Co Ltd ウェブに実装されたｉｃチップへのアンテナパターン形成方法と印刷回路形成方法、およびｉｃタグ付き包装体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019177337A1 (ko) * 2018-03-12 2019-09-19 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR20190107500A (ko) * 2018-03-12 2019-09-20 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR20190107514A (ko) * 2018-03-12 2019-09-20 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR102031603B1 (ko) * 2018-03-12 2019-11-08 ㈜큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR102139571B1 (ko) * 2018-03-12 2020-07-29 ㈜큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
US11189749B2 (en) 2018-03-12 2021-11-30 Qmc. Inc. Transfer apparatus and transfer method for transferring light emitting diode chip
WO2020184859A1 (ko) * 2019-03-13 2020-09-17 ㈜큐엠씨 반도체 칩을 전사하는 전사 장치 및 방법

Also Published As

Publication number Publication date
EP1746651A2 (en) 2007-01-24
US7214563B2 (en) 2007-05-08
TWI315052B (en) 2009-09-21
EP1746651B1 (en) 2016-09-28
CN101303988B (zh) 2012-02-08
CN1901147A (zh) 2007-01-24
JP4750492B2 (ja) 2011-08-17
JP2007027549A (ja) 2007-02-01
TW200705280A (en) 2007-02-01
EP1746651A3 (en) 2007-04-18
KR20070011066A (ko) 2007-01-24
KR20070115835A (ko) 2007-12-06
KR100811039B1 (ko) 2008-03-07
US20070020800A1 (en) 2007-01-25
CN100431125C (zh) 2008-11-05
CN101303988A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
KR100824083B1 (ko) Ｉｃ 칩 실장 방법
KR100691554B1 (ko) Ｉｃ 칩 실장 방법
KR100825524B1 (ko) Ｒｆｉｄ 태그의 제조 방법 및 ｒｆｉｄ 태그
EP1873694A1 (en) RFID tag manufacturing method and RFID tag
EP1962229B1 (en) RFID tag and RFID tag manufacturing method
CN215729821U (zh) 无线通信器件制造装置
US7431218B2 (en) RFID tag, module component, and RFID tag fabrication method
JP3801300B2 (ja) 半導体装置の製造方法
TWI336223B (en) Electronic device and method of manufacturing same
KR101037639B1 (ko) Ｒｆｉｄ 태그 및 ｒｆｉｄ 태그 제조 방법
JP2004014914A (ja) 基板貼込み装置、基板貼込み方法およびカード製造装置
JP2009176874A (ja) インレットの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee