JPH02308353A - システム構成情報記憶回路 - Google Patents

システム構成情報記憶回路

Info

Publication number
JPH02308353A
JPH02308353A JP12891489A JP12891489A JPH02308353A JP H02308353 A JPH02308353 A JP H02308353A JP 12891489 A JP12891489 A JP 12891489A JP 12891489 A JP12891489 A JP 12891489A JP H02308353 A JPH02308353 A JP H02308353A
Authority
JP
Japan
Prior art keywords
system configuration
configuration information
data
storage means
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12891489A
Other languages
English (en)
Inventor
Toshirou Harui
治居 敏朗
Hideo Sakamoto
坂本 秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP12891489A priority Critical patent/JPH02308353A/ja
Publication of JPH02308353A publication Critical patent/JPH02308353A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は情報処理装置のシステム構成をソフトウェア
およびハードウェアに通知するシステム構成情報記憶回
路に関する。
[従来の技術] 従来、パーソナルコンピュータなどの情報処理装置にお
いては、接、続されているディスプレイの解像度や外部
記憶装置の接続の有無といったシステム構成情報に従っ
てハードウェア回路を切り換えたり、ソフトウェアがハ
ードウェアに設定するデータを変更する必要がある。ま
た、これらのシステム構成情報は、様々なアプリケーシ
ョン10グラムによって利用されるため、新機種を販売
する場合、ソフトウェアからこれらのシステム構成情報
を見たときの見えかたが従来機種と同様になるよう考慮
しなければならない。こういったシステム構成情報は、
比較的簡単に情報を変更することができ、また装置の電
源を切ったときにもそのまま保持されている必要がある
これらの要求から、従来、システム構成情報を記憶保持
する方法としては、次のような方法が取られていた。
第7図は従来のシステム構成情報記憶回路の一飼を示す
ブロック図である。1はパーソナルコンピュータのCP
U、2はパーソナルコンピュータの動作を制御するプロ
グラムを格納するROM、3は一時的なプログラムやデ
ータを格納するRAMである。9はICと同様の外形を
持った8極または10極のDIP形スイッチであり、こ
の極ごとのスイッチのオン、オフに対応してシステム構
成情報が設定されている。10はこのDIP形スイツチ
9のオン、オフの設定状態を読み取るとともに、この設
定状態をバスBを介してCPUIに通知するデータ読み
収り回路である。CPUIは必要に応じてデータ読み取
り回路10からDIP形スイツチ9の設定状態、すなわ
ち、システム構成情報を読み取り、このシステム構成情
報に従つて動作を行う。
[発明が解決しようとする課題] 従来のDIP形スイッチを使用する方法では、このDI
P形スイッチ上に2.54ミリピツチで並んでいる小さ
なスイッチを操作しなければならないために操作しにく
い。また、操作者は、DIP形スイッチ上に並んでいる
スイッチに対応するシステム構成情報の意味を全て記憶
することはできないため、システム構成情報の設定を変
更する場合、マニュアルに示されているDIP形スイッ
チの各桁のスイッチのオン、オフに対応するシステム構
成情報の設定内容を参照しながら設定を変更しなければ
ならないため不便であるという欠点がある。
[課題を解決するための手段] この発明のシステム構成情報記憶回路は次の各手段を有
している。
a)電気的に記憶内容を消去し再度書き込みし得る例え
ばEEPROMなどの記憶手段、b)記憶手段にデータ
を書き込む書き込み回路、C)記憶手段から読み出した
シリアル形式のデータをパラレル形式のデータに変換す
るシリアルパラレル変換回路、 d)シリアルパラレル変換回路からパラレル形式のデー
タを読み出す読み出し回路、 e)データ読み出し回路から出力されたパラレル形式の
データを一時的に保持する一時記憶手段。
[作用コ システム構成情報の設定がなされるとき、システム構成
情報のデータは書き込み回路により記憶手段に書き込ま
れて保持される。システムの初期設定がなされるとき、
記憶手段に保持されたシステム構成情報のデータはシリ
アルパラレル変換回路を介して読み出し回路に読み出さ
れた後、一時記憶回路に送出され、この一時記憶回路か
らシステムに読み出される。したがって、ソフトウェア
から一時記憶手段に保持されたシステム構成情報を見た
ときの見えかたは従来のシステム構成情報記憶回路の場
合と同様になり、その互換性が確保される。
[実施例コ 次にこの発明について図面を参照して説明する。
第1図はこの発明の一実施例を示すブロック図である。
第1図において、1aはCPU、2aは後述するシステ
ム情報設定プログラムをあらかじめ格納しているROM
、3aはROM2aからシステム情報設定プログラムを
ロードされるRAMである。4は電気的に記憶内容を消
去し得るEEPROM、5はこのEEPROM4にシス
テム構成情報のデータを書き込む書き込み回路、6はE
EPROM4から読み出したシリアルデータをパラレル
データに変換するためのシリアルパラレル変換回路、7
はシリアルパラレル変換回路6でパラレル変換されたデ
ータを読み出すための読み出し回路、8はシステム構成
情報のデータを一時的に記憶する一時記憶手段である。
次に、この発明のシステム情報記憶回路を使用してシス
テム構成情報を設定する方法を説明する。
システム構成情報は、システム情報設定プログラムに従
ってEEPROM4に格納されるようになっている。こ
のため、まず、システム情報設定プログラムを起動させ
る必要がある゛、このシステム情報設定プログラムは、
上述したROM2aにあらかじめ格納されており、この
ROM2aからRAM3aにロードされて起動される。
このシステム情報設定プログラムは、システム構成情報
を変更する必要が生じた場合にだけ実行されるものであ
る。なお、このシステム情報設定プログラムをフロッピ
ィディスクなどの外部記憶装置(図示せず)からRAM
3aにロードすることも可能である。
RAM3aにロードされたシステム情報設定プログラム
を実行すると、設定可能な情報の種類などがパーソナル
コンピュータのCRTディスプレイ装置に表示され、画
面に表示された内容のどれかを選択することによりシス
テム構成情報を選択することができるようなっている。
このシステム情報設定プログラムを起動したときに表示
される画面の一例を第2図に示す。なお、この第2図に
おいて、実線で囲まれている部分は、白黒反転表示され
ていることをあられし、その白黒反転表示されている部
分が選択されていることを示している。例えばこの第2
図において、ディスプレイの種類は「高解像度」および
「標準」の2種類のどちらか一方を所定のカーソル移動
キーおよびCR。
キーを使用して選択できるようになっており、他の種々
のシステム構成情報もこれと同様に選択できるようにな
っている。
次に、上述のようにして選択したシステム構成情報をE
EPROM4に書き込む方法および読み出す方法につい
て説明する。
第3図は、第1図において一点鎖線で示した部分、すな
わち、書き込み回路5、EEPROM4、シリアルパラ
レル変換回路6、および読み出し回路7で構成された部
分の具体例を示したブロック図である。第3図において
、レジスタ5aは書き込み回路5に、EEPROM4a
はEEPROM4に、シフトレジスタ6aはシリアルパ
ラレル変換回路6に、データバッファ7aは読み出し回
路7にそれぞれ相当するものである。
この第3図において、レジスタ5aはソフトウェアから
データを書き込むことのできる3ビツトのレジスタであ
り、このレジスタ5aからEEPROM4aに対してシ
リアル形式のデータ入力信号DIおよびクロック信号C
Kが出力されている。EEPROM4aからシフトレジ
スタ6aに対してシリアル形式のデータ出力信号Doが
出力されている。また、レジスタ5aからシフトレジス
タ6aに対してクロック信号CKおよびシフトイネーブ
ル信号SEが出力されている。なお、このシフトイネー
ブル信号SEは、シフトレジスタ6aのシフト動作、す
なわち、シリアル形式のデータ出力信号Doをパラレル
形式のデータ信号に変換するシリアルパラレル変換動作
の可否を指定する信号である。シフトレジスタ6aは、
シフトイネーブル信号SEが「0」のときシフト動作を
せず、「1」のときシフト動作をするようになっている
。シフトレジスタ6aから出力されるパラレル形式の出
力信号は、データバッファ7aを介してデータバスBに
送出されるようになっている。
第4図(a)〜(c)は、EEPROM4aにシステム
構成情報のデータを書き込む場合、およびEEPROM
4aからシステム構成情報のデータを読み出す場合のタ
イミングチャートであり、クロック信号CKがr□、か
ら「1」に立ち上がる時に書き込みおよび読み出しがな
されるようになっている。
第1表は、E E P ROM4 aにデータを書き込
んだり読み出したり、あるいはデータを消去しなりする
命令に対応するコマンドデータ表である。
EEPROM4aは、これらのコマンドデータおよび書
き込もうとするシステム構成情報のデータをデータ入力
信号DIとして同一の入力端子から順次1ビツトづつ入
力し、この入力したコマンドデータに従って動作するよ
うになっている。
第1表 第1表において、So、Slの2ビツトは、命令の始ま
りを示すスタートビットであって、このSo、SLがr
O」、rlコの順番で入力すると、このスタートビット
So、SLの次に命令が送出されることを示す、C1,
C2の2ビツトは、命令の種類を示すものであって、E
EPROM4aに対して何を実行するのか、すなわち、
データを書き込むのか、読み出すのか、あるいは消去す
るのかを示している。A5〜AOの6ビツトは、EEP
ROM4aのアドレスを指定するアドレスビットである
。なお、コマンドデータとは、この第1表に示すSo、
ST、C1,C2゜およびA5〜AOの10ビツトのこ
とを示す。これに対して、システム構成情報のデータは
D15〜DOの16ビツトで構成されている。第1表に
示す各命令(コマンド)に応じて実行される動作は次に
示すとおりである。
■「リードコマンド」は、指定されたアドレスからシス
テム構成情報のデータの読み出しを実行する。
■「ライトコマンド」は、指定されたアドレスにシステ
ム構成情報のデータの書き込みを実行する。
■「イレーズコマンド」は、指定されたアドレスのシス
テム構成情報のデータの消去(すべてのデータを「0」
にする)を実行する。
■「イレーズ/ライトディスエーブルコマンド」は、上
述した「ライトコマンド」および「イレーズコマンド」
からシステム構成情報のデータを保護する。この「イレ
ーズ/ライトディスエーブルコマンド]を実行すると、
次に述べる「イレーズ/ライトイネーブルコマンド」を
実行するまでの間に入力された「ライトコマンド」およ
び「イレーズコマンド」は無視される。
■「イレーズ/ライトイネーブルコマンド」は、上記「
イレーズ/ライトディスエーブルコマンド」を解除する
第2表は、EEPROM4aに格納されるシステム構成
情報の配置を示すデータフォーマットである。アドレス
roooooo、およびアドレスr000001Jのデ
ータビットD15〜DOに対応してシステム構成情報の
種類が割り当てられており、上記各データビットのr□
、、rl、に対応して具体的なシステム構成情報が設定
されるようになっている。すなわち、前述した第2図に
おいて例示したように、ディスプレイの種類であればデ
ータビットD15に相当し、高解像度であれば「1」、
標準であれば「0」に対応するようになっている。また
、この他のデータビットD14〜DOもこれと同様であ
る。
第2表 次に、EEPROM4aにシステム構成情報のデータを
書き込む場合の動作について、第3図のブロック図、第
4図(a)〜(C)のタイミングチャート、および第5
図(a)〜(c)のフローチャートを参照して詳細に説
明する。
まず、システム構成情報を書き込む場合、システム構成
情報設定プログラムは、設定するすべてのデータ(コマ
ンドデータおよびシステム構成情報のデータ)の準備が
できると、このデータをEEPROM4aに書き込む順
番、すなわち、第1表および第2表において左から右へ
の順番になるように編集し、この編集したデータを1ビ
ツトづつ第5図(a)のフローチャートに従ってEEP
ROM4aに書き込む。
まず、第3図においてシフI−イネーブル信号SEおよ
びクロック信号CKを[OJにし、イレーズ/ライトイ
ネーブルコマンドを選択してコマンド書き込みサブルー
チンを実行する(第4図(a)、(b)、および第5図
(a>ステップ101〜103)。
ステップ103のコマンド書き込みサブルーチンでは、
イレーズ/ライトイネーブルコマンドを示すコマンドデ
ータがデータ入力信号DIとしてEEPROM4aに1
ビツトづつ入力される(第5図(b)ステップ121〜
125)。
次に、アドレスを「000000」にしてライトコマン
ドを選択してコマンド書き込みサブルーチンを実行する
(第5図(a)ステップ104 、105)。
次に、このアドレスに書き込むためのデータを選択して
データ書き込みサブルーチンを実行する(第5図(a)
ステップ106 、107 )。
ステップ107のデータ書き込みサブルーチンでは、選
択された16ビツトのデータがデータ入力信号DIとし
てEEPROM4aに1ビツトづつ入力されろく第5図
(c)ステップ131〜135)。
次に、上述したステップ104〜107の手順と同様に
してアドレス「000001」にデータが書き込まれる
(第5図(a)ステップ108〜111)。
次に、イレーズ/ライトディスエーブルコマンドを選択
して実行することによって書き込んだデータを保護し、
データの書き込み動作を終了する(第5図(a)ステッ
プ112 、113 )。
このようにして、第2表に示したシステム構成情報のデ
ータがEEPROM4aのアドレス「000000Jお
よび「000001」に格納される。
次に、EEPROM4aからシステム構成情報のデータ
を読み出す場合の動作について、第3図のブロック図、
第4図(a)〜(C)のタイミングチャート、第5図(
b)のフローチャート、および第6図(a)、’(b)
のフローチャートを参照して詳細に説明する。
EEPROM4aからのデータの読み出しは次のように
なされる。すなわち、システムがリセットされた場合お
よび電源が落とされた場合に常に実行される所定プログ
ラム(システム構成情報プログラムとは異なる)により
第6図のフローチャートに従って、システム構成情報は
EEPROM4aから読み出される。
まず、第3図においてシフトイネーブル信号SEおよび
クロック信号CKを「0」にし、アドレスを「0000
00」にし、リードコマンドを選択してコマンド書き込
みサブルーチンを実行する(第6図(a)ステップ20
1〜203)。
次に、シフトイネ−−プル信号SEを「1」にし、デー
タ読み出しサブルーチンを実行する(第6図(a)ステ
ップ204 、205 )。
ステップ205のデータ読み出しサブルーチンでは、ク
ロック信号CKのrl、、r□」を繰り返してEEPR
OM4aに送出することにより、16ビツト分のデータ
をEEPROM4aからシフトレジスタ6aに送出させ
る(第4図(a)。
(b)および第6図(b)ステップ221〜223)。
この結果、アドレス「000000」のデータがEEP
ROM4aからシフトレジスタ6aを介してデータバッ
ファ7aに送出される。
なお、第4図(c)に示すように、データ出力信号Do
はデータD15〜DOを出力する前に、「1」から「0
」に一度変化しているが、この信号の意味は次のとおり
である。すなわち、初めに出力されている「1」は、出
力されているこの信号「1」自体に意味がないことを示
している。一方、次に出力されているrQ、は、この「
0」の次に意味のある信号が出力されることを示してい
る。
次に、上述したステップ201〜205の手順と同様に
、シフトイネーブル信号SEを「O」にし、アドレスを
roooool」にし、リードコマンドを選択してコマ
ンド書き込みサブルーチンを実行する(第6図(a)ス
テップ206〜210)。
最後に、シフトイネーブル信号SEを「0」にしてデー
タの読み出しを終了する(第6図(a)ステップ210
 ) 。
このようにして、EEPROM4aからシフトレジスタ
6aに送出されたデータ、すなわち、システム構成情報
は、このシフトレジスタ6aからデータバッファ7aお
よびデータバスBを介して一時記憶用の一時記憶手段8
にコピーされる。そして、前述した所定プログラムに従
って、一時記憶手段8に格納された情報に応じてシステ
ムの初期化がなされる。
[発明の効果] 以上説明したように、この発明のシステム構成情報記憶
回路によれば、システム構成情報を電気′的に消去し再
度書き込みし得るEEPROMなどの記憶手段に書き込
んでおき、システム起動時にこの記憶手段から読み出し
たシステム構成情報を一時記憶手段に書き込む。これに
より、ソフトウェアから一時記憶手段に保持されたシス
テム構成情報を見たときの見えかたは従来のシステム構
成情報記憶回路の場合と同様となり、従来のDIP形ス
イッチを使用したシステムとの互換性を保持することが
できる。したがって、システム構成情報を記憶手段に設
定する場合、所定のシステム情報設定プログラムに従っ
てキーボードやディスプレイ装置を使用することにより
、システム構成情報の設定を従来に比較して容易に行う
ことか可能になるという効果を有する。
【図面の簡単な説明】
第1図はこの発明のシステム構成情報記憶回路の一実施
例を示すブロック図、第2図はCRTディスプレイの表
示図、第3図は第1図の一部分の具体例を示すブロック
図、第4図は第1図の実施例におけるタイミングチャー
ト、第5図(a)〜(c)は同実施例における書き込み
動作のフローチャート、第6図(a>、(b)は同実施
例における読み出し動作のフローチャート、第7図は従
来のシステム構成情報記憶回路を示すブロック図である
。 4a・EEPROM (記憶手段)、5a−・−レジス
タく書き込み回路)、6a・・・シフトレジスタ(シリ
アルパラレル変換回路)、7a・・・データバッファ(
読み出し回路)、8・・・一時記憶手段、B・・・デー
タバス9

Claims (1)

  1. 【特許請求の範囲】 情報処理装置のシステム構成を示すシステム構成情報を
    記憶して情報処理装置のソフトウェアおよびハードウェ
    アに通知するシステム構成情報記憶回路において、 電気的に記憶内容を消去し再度書き込みし得る記憶手段
    と、 この記憶手段にデータを書き込む書き込み回路と、 記憶手段から読み出したシリアル形式のデータをパラレ
    ル形式のデータに変換するシリアルパラレル変換回路と
    、 このシリアルパラレル変換回路からパラレル形式のデー
    タを読み出す読み出し回路と、 このデータ読み出し回路から出力されたパラレル形式の
    データを一時的に保持する一時記憶手段を有することを
    特徴とするシステム構成情報記憶回路。
JP12891489A 1989-05-24 1989-05-24 システム構成情報記憶回路 Pending JPH02308353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12891489A JPH02308353A (ja) 1989-05-24 1989-05-24 システム構成情報記憶回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12891489A JPH02308353A (ja) 1989-05-24 1989-05-24 システム構成情報記憶回路

Publications (1)

Publication Number Publication Date
JPH02308353A true JPH02308353A (ja) 1990-12-21

Family

ID=14996491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12891489A Pending JPH02308353A (ja) 1989-05-24 1989-05-24 システム構成情報記憶回路

Country Status (1)

Country Link
JP (1) JPH02308353A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016045921A (ja) * 2014-08-27 2016-04-04 日本電気株式会社 多重化装置、及び多重化装置の起動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016045921A (ja) * 2014-08-27 2016-04-04 日本電気株式会社 多重化装置、及び多重化装置の起動方法

Similar Documents

Publication Publication Date Title
KR100213102B1 (ko) 피씨카드를 이용한 휴대용 정보단말의 프로그램을 갱신하는 방법 및 그에 따른 장치
JP3024422B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラの運転方法
EP0361434A2 (en) Display emulating system
JPH02308353A (ja) システム構成情報記憶回路
US20020083291A1 (en) Nonvolatile semiconductor memory
JPH07160392A (ja) キーコード可変キーボード
JPS60241156A (ja) ワ−ドプロセツサ
JPS6019538B2 (ja) プログラム書込み方式
JP3162095B2 (ja) 画像表示制御装置
JPS6211369B2 (ja)
JPH0620185Y2 (ja) 小型電子機器
JP2588309Y2 (ja) 表示制御装置
JPH04162090A (ja) 表示装置
JP2862369B2 (ja) 画像表示制御装置
JPS5893097A (ja) 色切換回路
JPS60217401A (ja) プログラムロ−ダ
JPH0720769Y2 (ja) プログラム機能を備えた小型電子式計算機
JPS6043737A (ja) ロ−カルコマンド機能付きcrtデイスプレイ装置
JPH01103720A (ja) キー入力装置
JPH04171574A (ja) 文書処理装置
JPS6217782B2 (ja)
JPH04195513A (ja) キーボード
JPS6332590A (ja) デイスプレイ装置に於けるカ−ソル移動方式
JPH0546299A (ja) オペレ−シヨン模擬キ−入力装置
JPH01280856A (ja) システム構成情報記憶回路