JPH01280856A - システム構成情報記憶回路 - Google Patents

システム構成情報記憶回路

Info

Publication number
JPH01280856A
JPH01280856A JP10990388A JP10990388A JPH01280856A JP H01280856 A JPH01280856 A JP H01280856A JP 10990388 A JP10990388 A JP 10990388A JP 10990388 A JP10990388 A JP 10990388A JP H01280856 A JPH01280856 A JP H01280856A
Authority
JP
Japan
Prior art keywords
data
information
configuration information
system configuration
eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10990388A
Other languages
English (en)
Inventor
Katsuyuki Mizuno
勝之 水野
Toshirou Harui
治居 敏朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP10990388A priority Critical patent/JPH01280856A/ja
Publication of JPH01280856A publication Critical patent/JPH01280856A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報処理装置のシステム構成情報をソフトウ
ェアおよびハードウェアに知らせるためのシステム構成
情報記憶回路に関する。
[従来の技術1 パーソナルコンピュータにおいては、接続されているデ
イスプレィの解像度や外部記憶装置の接続の有無といっ
なシステム構成情報に従ってハードウェア回路を切り替
えなり、システム構成情報をソフトウェアで調べ、ハー
ドウェアに設定するデータを変更する必要がある。また
、これらの情報は様々なアプリケーションプログラムが
利用するため、新機種を販売する場合も、これらの情報
のソフトウェアからの見え方が、従来機種と同じになる
よう考慮しなけらばならない、こういったシステム構成
情報は、比較的簡単に情報を変更することができ、また
装置の電源を切ったときにもそのまま保持されている必
要がある。
従来、こういったシステム構成情報は、集積回路(IC
)と同様の外形をもった8極または10極のD I P
 (dual 1nline package )形ス
イッチを使い、このスイッチのオン・オフにより設定状
態を決定していた。
第8図には、このDIP形スイッチを使用したパーソナ
ルコンピュータの構成が示されている。
第8図において、1はパーソナルコンピュータの中央処
理袋’fl (CPLJ ) 、2はパーソナルコンピ
ュータの動作を制御するプログラムの格納されているリ
ードオンリメモリ(ROM)、3は一時的にプログラム
やデータを格納するためのダンダムアクセスメモリ(R
AM) 、8はソフトウェアによってシステム構成情報
を読み取るためのデータ読取回路、9はDIP形スイッ
チである。第9図には、DIP形スイツチ9およびそれ
によって設定されるシステム構成情報の一例を示す図で
ある。
[発明が解決しようとする課題] 従来のD I P形スイッチ9を使用する方法では、2
.54ミリピツチで並んでいる小さなスイッチを操作し
なけらばならないという欠点がある。また、並んでいる
スイッチの意味をすべて覚えられないため、システム構
成情報の設定を変更する場合、マニュアル等を参照しな
がら設定を変更しなければならないという不便さがある
[課題を解決するための手段] 本発明によるシステム構成情報記憶回路は、システム構
成情報を記憶する手段として電気的消去形プログラマブ
ルリードオンリメモリ(BEPROM)を使用し、EE
PROMにデータを書き込む手段と、EEPROMから
読み出したシリアルデータをパラレルデータに変換する
手段と、この変換されたパラレルデータを、従来のDI
P形スイッチの見え方と全く同じようにソフトウェアに
みせるために、必要な順序に入れ換えるためのデータ再
配置手段と、この再配置されたデータを読み取るための
手段を有する。
[実施例] 以下、本発明について図面を参照して説明する。
第1図を参照すると、本発明の一実施例によるシステム
構成情報記憶回路は、BEPROM4と、BEPROM
4にデータを書き込むために使用される書込制御回路5
と、BEPROM4から読み出したシリアルデータをパ
ラレルデータに変換するためのシリアルパラレル変換回
路6と、シリアルパラレル変換回路6によりパラレル変
換されたデータを必要な順序に並べ替えるためのデータ
再配置回路7と、データ再配置回路7で再配置されたデ
ータ(システム構成情報)をソフトウェアによって読み
取るためのデータ読取回路8とを有する。
次に、本実施例のシステム構成情報記憶回路を使ってシ
ステム構成情報を設定する方法について説明する。
システム構成情報をBEPROM4に記憶させるとき、
システム構成情報設定用の特別なプログラムを起動する
。この特別なプログラムは、ROM2に予め記憶されて
いるか、あるいはフロッピーディスクなどの外部記憶装
置からRAM3にロードされる。この特別なプログラム
を実行、すると、設定できる情報の種類などがCRT 
(cathoderay tube)  (図示せず)
の画面に表示され、この画面に表示された内容のどれか
を選択することにより、システム構成情報を選択するこ
とができるようにつくられている。この特別なプログラ
ムを起動したときにCRTの画面に表示される内容の一
例を第2図に示す、尚、第2図において、枠で囲まれて
いる部分は、白黒反転表示されていることを現し、選択
されていることを示している。
次に、選択されたシステム構成情報をBEPROM4に
書き込む方法および読み出す方法について説明する。
第3図は、BEPROM4にデータを書いたり、読んだ
りするときのタイミングとデータのフォーマットを示し
ている。
第4図は、従来のDIP形スイッチで設定していた第9
図の情報を、BEPROM化した時のデータフォーマッ
トの例を示す。
第5図は、書込制御回路、EBFROM、シリアルパラ
レル変換回路、データ再配置回路、及びデータ読取回路
の詳細を示した図である。この図において、11はソフ
トウェアによって3ビツトのデータを書き込むことので
きるレジスタで、第1図の書込制御回路5にあたる。こ
のレジスタ11の出力信号の”)ち2本は、Yシ■ろP
ROM12めデータ入力(DI)及びクロック入力(C
K)に接続されている。EEPROM12のデータ出力
(DO)はシリアルパラレル変換回路を構成するシフト
レジスタ13のデータ入力に接続される。
また、レジスタ11の出力信号CKがシフトレジスタ1
3のクロック入力に、泗択信号SEがジフトレジスタ1
3のシフトイネーブル入力に接続されている。シフト1
/ジスタ13の出力信号は、システム構成情報の見え方
が従来のパーソナルコンピュータと同じになるようにデ
ータバッファ14に接続される。この図において、デー
タ再配置は、シフトレジスタ13とデータバッファ14
の間の信号の結線順により行われる。
この回路によりシステム構成情報を書き込む場合、シス
テム構成情報設定用の特別なプログラムは、設定する全
てのデータの準備が出来た時にEEPROM12に書き
込む順(第3図、第4図)となるようにデータを編集し
、1ビツトずつ第6図のフローによりデータを書き込む
E E P ROM I−2からのデータの読み出しは
、パーソナルコンピュータの電源が投入された時に行わ
れる。このとき、第1図のROM2に予め書き込まれて
いるプログラムにより、第7図のフローにしたがって、
システム構成情報がEEPROM12から読み出され、
シフトレジスタ13に占き込まれる。このシフトレジス
タ13の出力は、従来機種のシステム構成情報の見え方
と同じになるように、データバッファ14に接続されて
いるため、以後、プログラムはシステム構成情報をデー
タバッファ14から読み取って、システムの初期化を行
う。
[発明の効果1 以上説明したように、本発明は、システム精成情報をE
EPROMに記憶し、EEPROMから読み出した情報
を従来機種と同じ配置に変更してソフトウェアから見え
るようにすることにより、従来機種との互換を取りなが
ら、システム構成情報の設定を容易に行なえるシステム
を提供できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例によるシステム構成情報記憶
回路を備えたパーソナルコンピュータの構成を示すブロ
ック図、第2図はシステム構成情報設定用の特別のプロ
グラムを実行した時にCRTの画面に表示される内容の
一例を示す図、第3図はEEPROMのデータ読み出し
および書き込み方法を表した図、第4図はEEPROM
内のシステム構成情報配置例を示す図、第5図は第1図
のシステム構成情報記憶回路の詳細な構成を示すブロッ
ク図、第6図はEEPROMにデータを書き込むときの
手順を示すフローチャート、第7図はEEPROMから
データを読み出すときの手順を示すフローチャート、第
8図は従来のシステム構成情報記憶回路を備えたパーソ
ナルコンピュータの構成を示すブロック図、第9図は従
来のシステム構成情報設定用のDIP形スイッチとそれ
によって設定されるシステム構成情報の一例を示す図で
ある。 1・・・CPU、2・・・ROM、3・・・RAM、4
・・・EEPROM、5・・・書込制御回路、6・・・
シリアルパラレル変換回路、7・・・データ再配置回路
、8・・・データ読出回路、9・・・DIP形スイッチ
、11・・・レジスタ、12・・・EEPROM、13
・・・シフトレジスタ、14・・・データバッファ。 第2図 第9図(その1)

Claims (1)

    【特許請求の範囲】
  1. 1、電気的消去形プログラマブルリードオンリメモリと
    、該電気的消去形プログラマブルリードオンリメモリに
    データを書き込む手段と、前記電気的消去形プログラマ
    ブルリードオンリメモリから読み出したシリアルデータ
    をパラレルデータに変換する手段と、該変換されたパラ
    レルデータを必要な順序に入れ換えるためのデータ再配
    置手段と、該再配置されたデータを読み取るための手段
    を有することを特徴とするシステム構成情報記憶回路。
JP10990388A 1988-05-07 1988-05-07 システム構成情報記憶回路 Pending JPH01280856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10990388A JPH01280856A (ja) 1988-05-07 1988-05-07 システム構成情報記憶回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10990388A JPH01280856A (ja) 1988-05-07 1988-05-07 システム構成情報記憶回路

Publications (1)

Publication Number Publication Date
JPH01280856A true JPH01280856A (ja) 1989-11-13

Family

ID=14522078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10990388A Pending JPH01280856A (ja) 1988-05-07 1988-05-07 システム構成情報記憶回路

Country Status (1)

Country Link
JP (1) JPH01280856A (ja)

Similar Documents

Publication Publication Date Title
JPH03196188A (ja) 情報処理装置の表示方式
JPH01280856A (ja) システム構成情報記憶回路
JPS6145839B2 (ja)
JPH0315196B2 (ja)
KR100380574B1 (ko) 화면상 표시 형성 장치 및 방법
JPH0418048Y2 (ja)
JP3443229B2 (ja) 文字表示装置の書き込み制御回路
US20050030428A1 (en) On-screen display device
JPH0610393Y2 (ja) キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路
JPS5997184A (ja) 画像処理装置
JP2932627B2 (ja) 表示装置
JP3303923B2 (ja) 画像表示制御装置及び画像表示制御方法
JPS63256991A (ja) 編集記憶装置
SU1499397A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
JP2562824Y2 (ja) 波形記憶装置
JPH0227677B2 (ja)
JPS61141484A (ja) 画像表示装置
JPH10105150A (ja) キャラクタ記憶回路および表示制御装置
JPS61179489A (ja) デイスプレイ装置
JPS6067986A (ja) 表示装置への表示デ−タ書き込み方法
JPH03288194A (ja) カーソル記憶制御回路
JPS60189785A (ja) 数値制御装置
JPS6159481A (ja) 表示画面切換え制御方式
JPS63151994A (ja) 画像表示装置
JPS604978A (ja) 表示制御装置