JPH02305113A - オフセットキャンセル回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアナログ・ディジタル変換器（Ａ／Ｄ変換器
）等で発生するオフセット量を除去するオフセットキャ
ンセル回路に関し、特に正弦波周期波形に対してのオフ
セットキャンセル回路に関する。

〔従来の技術〕

従来、この種のオフセットキャンセル回路は、第４図に
示すように、Ａ／Ｄ変換器３１の入力側にアナログスイ
ッチ３２を配し、出力側に、スイッチ３３で分岐したオ
フセットレジスタ３４及びインバータ３５と加算器３６
とを設けた構成をとっていた。

このオフセットキャンセル回路の動作は、次のようにし
て行われる。

先ず、アナログスイッチ３２のＡ／Ｄ変換器入力端子３
２ａとゼロ信号入力端子３２ｂとを接続すると共に、ス
イッチ３３のＡ／Ｄ変換器出力端子３３ａとオフセット
レジスタ入力端子３３ｂとを接続する。

これによってゼロ信号Ｓ２゜が、ゼロ信号入力端子３２
ｂとＡ／Ｄ変換器入力端子３２ａとからＡ／Ｄ変換器３
１に入力し、ディジタル変換された後、ディジタル信号
Ｓ２＋としてＡ／Ｄ変換器出力端子３３ａとオフセット
レジスタ入力端子３３ｂとを介してオフセットレジスタ
３４に入力する。

このとき、ゼロ信号Ｓ２゜はゼロレベルの信号であるか
ら、Ａ／Ｄ変換器３１出力後のディジタル信号３２１は
Ａ／Ｄ変換器３１によるオフセット量を示す。

オフセットレジスタ３４は、ディジタル信号ＳＺ＋を測
定しそのオフセット量を検出する。

次に、アナログスイッチ３２のアナログ信号入力端子３
２ｃとＡ／Ｄ変換器入力端子３２ａとの接続に切り換え
ると共に、Ａ／Ｄ変換器出力端子３３ａと加算器入力端
子３３ｃとの接続に切り換える。これにより、アナログ
信号Ｓ２□が、アナログ信号入力端子３２ｃとＡ／Ｄ変
換器入力端子３２ａとからＡ／Ｄ変換器３１に入力し、
ディジタル変換された後、ディジタル信号Ｓ０としてＡ
／Ｄ変換器出力端子３３ａと加算器入力端子３３ｃとを
介して加算器３６に入力する。

このときのディジタル信号Ｓ２３には前記ディジタル信
号Ｓ□と同量のオフセットｌが含まれているため、加算
器３６でオフセット量分を削り取る。

即ち、オフセットレジスタ３４からの検出信号５Ｚ４（
オフセット量を示す）をインバータ３５を介して加算器
３６に入力し、前記ディジタル信号５２ｆｆｉに加算す
る。これにより実質上オフセット量の減算が行われ、正
常なディジタル信号ＳＯ５として出力することができる
。

〔発明が解決しようとする課題〕

前述した従来のオフセットキャンセル回路には以下の欠
点がある。

（イ）オフセット量を測定するためにアナログスイッチ
３２が必要不可欠である。

（ロ）オフセット量を測定するために、その測定の間、
アナログ信号ＳＺｔを取り扱うことができず、その処理
に長時間を要していた。

この発明の目的は、前記従来の課題を解決するために、
アナログ信号の処理を中断することなくオフセット量を
除去することが可能なオフセットキャンセル回路を提供
することにある。

〔課題を解決するための手段〕

この発明は、正弦波形のアナログ信号をディジタル信号
に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器からのデ
ィジタル信号の二次差分の変化でディジタル信号に含ま
れるオフセット量を検出するオフセット量検出回路と、
このオフセット量検出回路からのオフセット量をＡ／Ｄ
変換器からのディジタル信号から減算する加算器とを備
えるオフセットキャンセル回路であって、 前記オフセット量検出回路は、Ａ／Ｄ変換器からのディ
ジタル信号の差分を行う一次差分器と、一次差分器から
の差分ディジタル信号を更に差分する二次差分器と、こ
の二次差分器からの差分ディジタル信号の符号反転を検
出し符号反転時にＡ／Ｄ変換器から入力したディジタル
信号をオフセット量と認識する符号反転検出器とを備え
ていることを特徴とする。

〔実施例〕

この発明の実施例について図面を参照して説明する。

第１図はこの発明の一実施例に係るオフセットキャンセ
ル回路のブロック図である。

・オフセットキャンセル回路は、正弦波形のアナログ信
号ａを所定の周波数１／Δｔでサンプリングしバイポー
ラのディジタル信号ｄに変換するＡ／Ｄ変換器ｌの出力
側に、ディジタル信号ｄのノイズを除去するためのＬ−
Ｐ−Ｆ　（ロー・バス・フィルタ）２と、Ｌ−Ｐ−Ｆ２
の出力側に設けられディジタル信号ｄの二次差分の変化
によりディジタル信号ｄに含まれるオフセット量を検出
しその信号０を出力するオフセット量検出回路３と、こ
のオフセット量検出回路３の出力側に設けられたインバ
ータ４と、インバータ４から出力信号６を入力しＡ／Ｄ
変換器１からのディジタル信号ｄに加算する加算器５と
を備えてなる。

オフセット量検出回路３は、第２図に示すように、Ｌ−
Ｐ−Ｆ２からのディジタル信号ｄを入力する一次差分器
６と、一次差分器６からのディジタル信号ｄ′を人力す
る二次差分器７と、二次差分器７からのディジタル信号
ｄ″の符号（正または負）を観察しその符号反転検出時
に反転検出信号すを出力する符号反転検出器８と、符号
反転検出器８からの反転検出信号すの入力時に一次差分
器６からディジタル信号ｄを取り出しインバータ４に出
力するオフセットホルダ９とによりなる。

一次差分器６は、遅延器１０と加算器１１とによりなる
。遅延器ｌＯは、Ｌ−Ｐ−Ｆ２からディジタル信号ｄが
人力されると、その１サンプル前のディジタル信号ｄを
加算器１１に出力する機能を有する。

加算器１１は、Ｌ−Ｐ−Ｆ２からのディジタル信号ｄか
ら遅延器１０からの１サンプル前のディジタル信号ｄを
減算し、−火蓋分デイジタル信号ｄ′として出力する機
能を有する。従って一次差分器６は、アナログ信号ａを
時間で一階微分したと同様の機能を有する。

二次差分器７は、遅延器１２と加算器１３とによりなる
。遅延器１２は、加算器１１から一火蓋分デイジタル信
号ｄ′が入力されると、その１サンプル前の一火蓋分デ
ィジタル信号ｄ′を加算器１３に出力する機能を有する
。加算器１３は、加算器１１からのディジタル信号ｄ′
から遅延器１２からの１サンプル前のディジタル信号ｄ
′を減算し、二次差分ディジタル信号ｄ″として符号反
転検出器８に出力する機能を有する。従って二次差分器
７は、アナログ信号ａを時間で二階微分したと同様の機
能を有する。

オフセットホルダ９は、符号反転検出器８からの反転検
出信号すの人力後は継続的にオフセット量信号０を出力
する機能を有する。

次に、この実施例の動作について説明する。但し、理解
を容易にするため、点線２を基準として変位するアナロ
グ信号ａがＡ／Ｄ変換器１によってｅだけオフセットさ
れたものとして説明する（第３図）。

アナログ信号ａは、Ａ／Ｄ変換器１によってサンプル化
、量子化、符号化され、Δを時間ごとにディジタル信号
ｄとなって出力される。時間ｔ１゜ｔｚ、Ｌｓ、ｊａ、
・・・に符号化されたディジタル信号ｄ＋、ｄｚ、ｄｓ
、ｄａ、・・・は、順次Ｌ−Ｐ−Ｆ２を介してオフセッ
ト量検出回路３に入力する。

ディジタル信号ｄ２がオフセット量検出回路３の一次差
分器６に入力すると、ディジタル信号ｄｉは、遅延器１
０と加算器１１とに分岐人力する。ディジタル信号ｄ２
を入力した遅延Ｂ１０は、１サンプル前（Δを時間前）
のディジタル信号ｄ、をオフセットホルダ９と加算器１
１に出力する。加算器１１は、ディジタル信号ｄ２とｄ
ｌの一次差分のディジタル信号ｄｚ’＝ｄｚ　　ｄ＋を
二次差分器７に出力する。二次差分器７に入力したディ
ジタル信号ｄ！′は、遅延器１２と加算器１３とに分岐
入力する。ディジタル信号ｄ２′を入力した遅延器１２
は、１サンプル前のディジタル信号ｄ、Ｉを加算器１３
に出力する。加算器１３は、ディジタル信号ｄｚ′と４
　、　／の差である二次差分ディジタル信号ｄ２″を符
号反転検出器８に出力する。ディジタル信号ｄ２″は、
第３図に示すように負である。従って１サンプル前のデ
ィジタル信号ｄ１′と同符号であるため、符号反転検出
器８はオフセットホルダ９に反転検出信号すを出力しな
い。この結果遅延器１０から入力されたディジタル信号
ｄ、は、オフセットホルダ９内で消去される。

続いてディジタル信号ｄ３が、一次差分器６に入力する
と、ディジタル信号ｄ２の場合と同様に、遅延器１０か
らディジタル信号ｄ２がオフセットホルダ９と加算器１
１とに出力され、加算器１１からは一火蓋分ディジタル
信号ｄ、’　＝ｄ３−ｄ、が出力する。このディジタル
信号ｄ３′　は遅延器１２と加算器１３とに分岐入力し
、遅延器１２からはディジタル信号ｄ、ｌが加算器１３
に出力され、加算器１３から二次差分ディジタル信号ｄ
３″＝ｄ、′−ｄ２′が符号反転検出器８に出力される
。この場合もディジタル信号ｄｆｆ＃の符号は負である
から、オフセットホルダ９に入力したディジタル信号ｄ
２は消去される。

続いてディジタル信号ｄ４が一次差分器６に入力すると
、遅延器１０からディジタル信号ｄ、がオフセットホル
ダ９と加算器１１に出力され、加算器１１から一火蓋分
ディジタル信号ｄａ””ｄａ　　ｄ３が出力される。二
次差分器７では、遅延器１２からディジタル信号ｄ３１
が出力され、加算器１３によって二次差分ディジタル信
号ｄ４″＝＝　ｄ４１　６３１が符号反転検出器８に出
力される。第３図に示すように、ディジタル信号ｄ３に
対応する点Ａは、アナログ信号ａの変曲点である。従っ
て、ディジタル信号ｄ４′は正となり、この時点でディ
ジタル信号ｄ＃の符号は負から正に反転する。符号反転
検出器８は、この反転を検出し、オフセットホルダ９に
反転検出信号すを出力する。オフセットホルダ９は、信
号すに基づいて、遅延器ＩＯから入力したディジタル信
号ｄ３の値をオフセット量とみなし、その信号０をイン
バータ４に送出する。

信号Ｏを入力したインバータ４は、信号０の符号を正か
ら負に反転させ信号６として加算器５に出力する。

加算器５は、入力したディジタル信号ｄ４と信号６とを
加算する。この結果、加算器５からはオフセットｉ　ｄ
　３　　（＝　ｅ　）だけ除去されたディジタル信号ｄ
、−ｅが出力する。これ以後についても、オフセットホ
ルダ９は継続的にオフセット量ｅを示す信号０を一定タ
イミングで出力し続けるため、ディジタル信号ｄ５以降
の信号はすべてオフセットｆｉｔ分だけ除去された信号
として加算器５から出力することになる。

〔発明の効果〕

この発明のオフセットキャンセル回路は以上説明したよ
うに構成されているため、オフセットｍを測定するため
の処理中断時間がなく、アナログ信号処理の時間を短縮
することができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るオフセットキャンセ
ル回路のブロック図、 第２図は第１図のオフセットキャンセル回路に用いられ
たオフセラ１−４ｆ検出回路を示すブロック図、゛ 第３図は第２図のオフセット量検出回路の動作原理説明
図、 第４図は従来のオフセットキャンセル回路を示すブロッ
ク図である。 １・・・・・Ａ／Ｄ変換器 ３・・・・・オフセット量検出回路 ５・・・・・加算器 ６・・・・・一次差分器 ７・・・・・二次差分器 ８・・・・・符号反転検出器 代理人　弁理士　　岩　佐　　義　幸 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）正弦波形のアナログ信号をディジタル信号に変換
   するＡ／Ｄ変換器と、このＡ／Ｄ変換器からのディジタ
   ル信号の二次差分の変化でディジタル信号に含まれるオ
   フセット量を検出するオフセット量検出回路と、このオ
   フセット量検出回路からのオフセット量をＡ／Ｄ変換器
   からのディジタル信号から減算する加算器とを備えるオ
   フセットキャンセル回路であって、 前記オフセット量検出回路は、Ａ／Ｄ変換器からのディ
   ジタル信号の差分を行う一次差分器と、一次差分器から
   の差分ディジタル信号を更に差分する二次差分器と、こ
   の二次差分器からの差分ディジタル信号の符号反転を検
   出し符号反転時にＡ／Ｄ変換器から入力したディジタル
   信号をオフセット量と認識する符号反転検出器とを備え
   ていることを特徴とするオフセットキャンセル回路。