JPH02301322A - バイポーラ論理素子のインターフェース - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路において、ＥＣＬ（Ｅｓ＋１
ｔｔｅｒ　Ｃｏｕｐｌｅｄ　Ｌｏｇｉｃ）からＩ　Ｉ　
Ｌ　（ＩｎｔｅｇｒａｔｅｄＩｎｊｅｃｔｉｏｎ　Ｌｏ
ｇｉｃ）へのインターフェースに関する。

（従来の技術） 半導体集積回路におけるバイポーラロジックにおいて、
ＩＩＬでの動作限界周波数以上で動作させたい時ＥＣＬ
が用いられる。しかしＥＣＬはチップサイズ及び消費電
流が大きくなることもあってＩＩＬとの混載が広く用い
られている。すなわち、ＩＩＬとしても動作限界周波数
ぎりぎりで使うことになる。そこでＥＣＬとＩＩＬのイ
ンターフェースとしてＩＩＬの動作限界を下げない高速
動作可能なものが必要になってくる。

第２図は従来のインターフェース回路の構成の一例を示
したものである。第２図において、１゜２．１６はＮＰ
Ｎトランジスタ、５，６．１８は抵抗。

７．８はＰＮＰ　トランジスタ、１３はＩＩＬのインジ
ェクタ電流、１４はＩＩＬインバータ、１７は定電圧回
路、Ａ、ＢはＥＣＬ出力の入力端子である。

次に上記従来例の構成及び動作について説明する。ＥＣ
Ｌの２相出力は入力端子Ａ、Ｂを介してＮＰＮトランジ
スタ１，２の各々のベースに入力され、ＮＰＮトランジ
スタ１，２のコレクタは電源に、各々のエミッタは抵抗
５および６を介して各々のベースが定電圧回路１７によ
って定電圧に設定されたＰＮＰトランジスタ７および８
のエミッタに接続される。ＰＮＰ）−ランジスタフのコ
レクタは抵抗１８を介して接地されるとともに、エミッ
タが接地されたＮＰＮ　トランジスタ１６のコレクタは
前記ＰＮＰトランジスタ８のコレクタに接続されるとと
もにＩＩＬインバータ１４のベースに接続される。

上記のように構成されたＥＣＬとＩＩＬのインターフェ
ース回路において、今、ＥＣＬの出力の入力端子ＡにＥ
ＣＬの“Ｈ”レベルが、ＢにＥＣＬの“Ｌ”レベルが印
加されると、抵抗６には電流が流れず、抵抗５には、抵
抗１８の両端の発生電圧がＮＰＮトランジスタ１６をＯ
Ｎさせるだけの電流が流れるように定電圧回路１７のバ
イアス電圧及び抵抗５．６を調整する。ＮＰＮトランジ
スタＩ６がＯＮすると次段のＩＩＬインジェクタ電流１
３を引き込みＩＩＬインバータ１４の入力は′Ｌ”とな
る。次に、入力端子ＡにＥＣＬの“Ｌ”レベル、入力端
子Ｂに“Ｉ］”レベルが印加されている時は。

抵抗５には電流が流れず抵抗６には電流が流れ。

この電流が次段ＩＩＬのインジェクタ電流にプラスされ
て駆動ＩＩＬインバータ１４の入力は“Ｈ＋１となる。

（発明が解決しようとする課題） しかしながら、上記従来の回路では次のような問題点が
ある。即ち、電流を流したくない側は、ＮＰＮ、ＰＮＰ
トランジスタのＶ。（ベース・エミッタ間電圧）が小さ
くなり電流を増大させるように働き、電流を流したい側
ではＶ□が大きくなり電流を減少させるように働き、前
者でもれ電流が生じてしまう、このもれ電流は、ＮＰＮ
トランジスタ１６がＯＮしてはいけない時にＯＮさせる
傾向にあり、また、ＯＮＬ、ている時には引き込み電流
不足になるように作用する。

本発明上記従来例の問題点を解決することを目的とする
ものである。

（課題を解決するための手段） 本発明は上記目的を達成するために、ＰＮＰトランジス
タのベースを定電圧回路による共通一定電圧にせず、各
々電流設定抵抗５および６の一方の電圧すなりちＮＰＮ
トランジスタｌおよび２のエミッタから１ダイオード電
圧下がった電圧にクロスカップリング接続するようにし
たものである。

これによってバイアス回路もまた不要になる。

（作　用） したがって１本発明によれば、電流設定用の抵抗５およ
び６の両端をダイオードとＰＮＰトランジスタでクロス
カップリングすることにより、抵抗５および６の両端に
は、一方にはＥＣＬのＩｔ　ＨＩ＋レベルと“′Ｌ”レ
ベルの差すなわち振幅の最大（■ａｘ）が印加され、他
方は確実に電流が遮断されもれ電流は存在しない。

（実施例） 第１図は本発明の一実施例におけるインターフェース回
路の構成を示すものである。第１図において、１，２．
ｔｏはＮＰＮトランジスタ、３．４はダイオード、５，
６．９は抵抗、７，８はＰＮＰトランジスタ、１１．１
２は定電流源、　１３はＩＩＬのインジェクタ電流、１
４はＩＩＬインバータである。

次に上記実施例の回路構成および動作について説明する
。ＥＣＬの２相出力は入力端子ＡおよびＢを介してＮＰ
Ｎ　トランジスタ１および２のベースにそれぞれ入力さ
れ、ＮＰＮトランジスタ１および２のコレクタは電源に
、各々のエミッタはダイオード３および４のアノードに
接続されるとともに、抵抗５および６を介してＰＮＰ　
トランジスダフ封よび８のエミッタに接続される。ダイ
オード３および４のカソードは前記ＰＮＰトランジスタ
８および７に接続されるとともに、定電流源１１および
１２に接続され、前記ＰＮＰトランジスタ７のコレクタ
はエミッタが接地されたＮＰＮトランジスタ１００ベー
スに接続されるとともに抵抗９を介して接地され、ＮＰ
Ｎトランジスタ１０のコレクタはＰＮＰ　トランジスタ
８のコレクタに接続されるとともにＩＩＬインバータ１
４のベースに接続される。

上記のように構成された回路において、ＮＰＮトランジ
スタ１０のコレクタがＩＩＬのインジェクタ電流（Ｉ　
１ｎｊ）１３を引き込んでかつ゛Ｌ″レベルになるため
には、ｌ１ｎｊ＝１００μＡとすればＮＰＮトランジス
タ１０のベース電流ｌｍ＝２０μＡを流せば十分である
。また、ＥＣＬの２相出力の振幅が０．４　Ｖ、例えば
ＮＰＮトランジスタ１のエミッタがＶｌ＝３．５Ｖ　、
　Ｎ　Ｐ　Ｎ　トランジスタ２のエミｙりがｖＬ＝３．
１ｖとし、抵抗５および６をそれぞれ４にΩとすると、
抵抗５には１００μＡが流れる。このうち２０μＡがＮ
ＰＮ　トランジスタ１０のベース電流（■、）に使われ
るから、８０μＡによる電位上昇がＮＰＮトランジスタ
１０がＯＮするように抵抗９の値を決める。低温での温
度特性を考慮してＶ。

＝０．８ｖとして計算すると０．８Ｖ＋８０μＡ＝１０
にΩとなるが、抵抗のバラツキを考えて１３にΩに設定
する。

次にＮＰＮトランジスタ１および２のＶＨ，Ｖ。

が入れかわった時、抵抗５および６が等しく４にΩであ
れば同じ＜１００μＡがＩＩＬのインジェクタ電流（Ｉ
　１ＩＩｊ）とともにＩＩＬインバータ１４を駆動する
ことができる。

（発明の効果） 本発明は上記実施例から明らかなように、従来例におけ
るバイアス回路（定電圧回路１７）は不要であり、ＥＣ
Ｌの出力振幅のみにより、ＩＩＬとのプッシュプル型の
スイッチングインターフェースで安定かつ高速動作可能
なものが実現できるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるインターフェース回
路の回路構成図、第２図は従来のインターフェース回路
の回路構成図である。 １、２．１０．１６・・・ＮＰＮトランジスタ、３．４
　・・・　ダイオード、　５，６，９，１８・・・抵抗
、　７，８　・・・ＰＮＰトランジスタ、１１、１２・
・・定電流源、１３・・・　ＩＩＬのインジェクタ電流
、１４・・・　ＩＩＬインバータ、１７・・・定電圧回
路。

Claims (1)

【特許請求の範囲】
1. ＥＣＬ（ＥｍｉｔｔｅｒＣｏｕｐｌｅｄＬｏｇｉｃ）の
   ２相出力が各々ベースに入力されコレクタが電源に接続
   される第１、第２のＮＰＮトランジスタを有し、前記第
   １、第２のＮＰＮトランジスタを有し、前記第１、第２
   のＮＰＮトランジスタのエミッタはそれぞれ第１、第２
   のダイオードのアノードに接続されるとともに第１、第
   ２の抵抗を介して第１、第２のＰＮＰトランジスタのエ
   ミッタに接続され、前記第１、第２のダイオードのカソ
   ードが前記第２、第１のＰＮＰトランジスタのベースに
   接続されるとともに各々定流源に接続され、前記第１の
   ＰＮＰトランジスタのコレクタはエミッタが接地された
   第３のＮＰＮトランジスタのベースに接続されるととも
   に第３の抵抗を介して接地され、第３のＮＰＮトランジ
   スタのコレクタは前記第２のＰＮＰトランジスタのコレ
   クタに接続されるとともにＩＩＬ（Ｉｎｔｅｇｒａｔｅ
   ｄＩｎｊｅｃｔｉｏｎＬｏｇｉｃ）インバータのベース
   入力に接続し、プッシュプルで動作させることを特徴と
   したバイポーラ論理素子のインターフェース。