JPH02295323A - セルの形式に構造化された信号がセル適合形の伝送装置の中を走行する際のセル欠落および／またはセル挿入を検出する方法および回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、セルの形式に構造化された信号がセル適合形
の伝送装置の中を走行する際のセル欠落および／または
セル侵入を、検出するための方法および回路装置に関す
る。

従来技術 セル形式に構造化された信号により動作する伝送装置、
例えば（計画中の）広帯域Ｉ　ＳＤＮシステムにおいて
は、多種のエラーのほかにセル欠落およびセル侵入が生
じ、これが伝送エラーを引きおこす。

セル欠落および／またはセル侵入を検出するために、相
続くセルから成る情報フィールドの中に相続く識別数を
収納し、さらに受信側でそれらの配列順序を、欠落およ
び重なりについて検査する構成が知られている。

発明の解決すべき問題点 本発明の課題は、セル形式に構造化された信号で動作す
る伝送装置における、セル欠落および／またはセル侵入
を検出するための簡単化された方法および回路装置を提
供することである問題点を解決するための手段 この課題は、その方法に関しては請求項１の特徴部分に
示された構成により、およびその装置に関しては請求項
２の特徴部分に示された構成により、解決されている。

セル侵入またはセル欠落の際に生ずる受信パターンの、
同じ基準パターンからのずれが、ビット毎の比較により
形成されるエラーパターンの構造の評価により検出され
る。

さらに本発明によりバーストエラーの発生原因も検出で
きる。

さらに動作中の伝送装置がセルの欠落および／または侵
入に関して検査できる利点が得られる。

ドイツ連邦共和国特許第２３５９７１６号にビットエラ
ー測定装置の送信機と受信機との間のバースト（集束）
エラーと同期ずれとを区別する方法ならびに、この方法
を実施する回路装置が示されてはいる。この場合、２つ
の擬似ランダム信号列一これらはビットエラー測定装置
の送信機および受信機においてそれぞれ帰還接続された
シフトレジスタにおいて発生される−の間で、測定区間
にわたり伝送される擬似ランダム信号列と受信側で発生
される擬似ランダム信号列とのビット毎の比較が行なわ
れる。しかしこの構成は、ビット毎の比較から得られる
エラー信号列は、同期外れとバースト（集束）エラーと
の間の区別に関して評価を行なうことを対象としている
。

ドイツ連邦共和国第Ａ１　３３４２６３８Ａ１号にもデ
ィジタル光ファイバー伝送区間の動作を監視する方法が
示されている。そのため、２つのユーザーインターフェ
ース間の接続の監視が行なえない。この構成においては
、データ語の７ォーマットが検査語の付加により変更さ
れるので、速度を高めて伝送する必要があり、ビットエ
ラーしか測定されない。セル適合化された伝送装置の中
をセル形式に適合化された伝送装置による、セル形式で
構造化されｔ；信号が伝送する場合の交換平面において
生ずるようなセル欠落またはセル挿入の検出構成は、こ
こでは設けられていないし、言及もされていない。

実施例の説明 第１図に示されている装置の場合、テスト信号送信器が
、セルの形式に構造化されたテスト信号を発生する。こ
のテスト信号は伝送装置２の論理テストチャンネルの中
へ伝送される。この場合このテスト信号のセルは、第１
ビット数を有するヘッドフィールドと、第２ビット数を
有する情報フィールドからそれぞれ構成されており、こ
れらのフィールドの長さは、伝送装置の規格に相応する
。論理テストチャンネルに所属するセルは、例えば論理
テストチャン不ルの標識信号である。

装置３は、論理テストチャンネル中を伝送されて伝送装
置２の出力側に現われた、テスト信号を含むセルを検出
してそのヘッドフィールドを分離しそのセルの情報フィ
ールドを第１シフトレジスタ４の中へ読み込む。この中
でこの情報フィールドは特別のビット列を構成する。

基準信号発生器５において周期的な、送信側のテスト信
号列に相応する基準信号列が発生される。この基準信号
列は第２シフトレジスタ６の中へ読み込まれる。第２シ
フトレジスタの長さは第１シフトレジスタ４のそれに相
応している。装置３は情報フィールドの持続時間中にだ
けトリガ信号を、両方のシフトレジスタ４，５および基
準信号発生器５に対して発生する。

第１の群のビット比較器７．８および９の第１入力側は
第２シフトレジスタ６の最後の段と接続されており、第
２の群のビット比較器ｌ０１１およびｌ２の第１入力側
は第ｌシフトレジスタ４の最後の段と接続されている。

もう１つのビット比較器ｌ３は、両方のシフトレジスタ
４．６の２つ並列の段と接続されている。このビット比
較器ｌ３は、セル欠落またはセル挿入には起因されない
ビットエラーの識別のために用いられる。

第２図、第３図および第４図のダイヤグラムに簡単に示
されていることは、情報フィールドはそれぞれ　２’−
８ビット（Ｎ−３）の長さを有していること、および情
報フィールドは周期が　２’−１−７ビットを有するテ
スト信号列で充たされていることである。テスト信号列
は、例えば帰還接続されている、Ｎ−３段のシフトレジ
スタにおいて形成できる。

第２図中の上の方のダイヤグラムは直接相続いて接続さ
れた情報フィールドＡ−Ｆを示す。

情報フィールドは、伝送装置２に障害のない場合は、テ
スト信号ビットの連続する周期列（ビット１〜ビット７
）により満たされている。

第２図中に前記のダイヤグラムの下方にダイヤグラムが
示されており、評価装置３のトリガ作用にしたがって配
属されるダイヤグラム区間は、同様に連続する、テスト
ビット（ビット１〜ビット７）で満たされている。

両方のシフトレジスタ４および６の中に、第２図の両方
のダイヤグラムからの相並んで配属されている部分が含
まれている。これらの部分の長さは両方のシフトレジス
タ４または６の段数により、値が定められている。その
ため相並んで対応する、両方のシフトレジスタ４および
６の段は常に同種のビットを有する。そのためビット比
較器ｌ３が“ビットエラーなし”の表示を送出する。

第３図は、第２図に示されているダイヤグラムに相応す
るダイヤグラムを示す。このダイヤグラムは、情報フィ
ールドＢの欠落している場合の受信ＲＥＢＦテスト信号
のセルから構成されている相続く情報フィールドを有す
る。そのため基準信号フィールドｂには、受信されたテ
スト信号からの、基準信号フィールドｂよりもｌビット
だけ先行する情報信号Ｃが配属されている。そのためビ
ット比較器７の出力側においてだけ、セルの欠落を表示
する一定信号が現われる。他の全部のビット比較器８〜
ｌ３にそれぞれ１つまたは２つ以上のビットだけずらさ
れたビット列が加えられる。そのためこれらの比較器は
常に交番する出力信号を送出する。

第４図は、第２図に示されたダイヤグラムに相応する、
受信したテスト信号のセルからの、相続く情報フィール
ドを有するダイヤグラムを示す。

この場合は情報フィールドＡとＢとの間に、Ｘで示され
たセルの情報フィールドが侵入されている。この場合こ
のセルは、他の論理伝送チャンネルから送出されて誤っ
てこの論理テスト信号チャンネルの中へ達したものであ
る。そのため基準信号フィールドｂの中に含まれている
ビット２から始まるビット列は情報フィールドＸの中に
対応を見出すのではなく、同じくビット２から始まりか
つ基準信号フィールドＣのビット列に１ビットだけ後行
する情報フィールドＢの中にはじめてその対応を見出す
。そのためビット比較９１０の出力側だけから、セルの
挿入を示す一定の信号が現われる。全部の別のビット比
較器７〜９および１１−１３にはそれぞれ、１つまたは
複数個のセルだけ互いにずれたビット列が加えられる。

そのためビット比較器は常に交番的に出力信号を送出す
る。

さらに本発明によれば、ビットエラー測定装置の送信器
と受信機との間の同期ずれとバースト（集束）エラーと
を区別する公知の方法と同時に、次の構成が実施される
。即ちビットエラー測定装置の送信器および受信器中で
それぞれ帰還接続されているシフトレジスタにおいて発
生される２つの擬似ランダム信号列の間で、測定区間に
わたり伝送された擬似ランダム列と受信側で発生された
擬似ランダム列とのビット毎の比較が行なわれる。この
場合、ビット毎の比較から得られたエラー信号列は、同
期ずれとビームエラーとの区別に関連して評価される。

さらに同期ずれの検出後に、自動的な新たな同期化がス
タートされる。

さらに周期的なテスト信号列が、帰還接続されたシフト
レジスタにおいて発生される擬似ランダム信号とするこ
とができる。

【図面の簡単な説明】

第１図は本発明の方法を実施するための装置の簡単化さ
れたブロック図、第２図は第１図の装置中に現われる２
つの、互いにビット毎に比較されるべきビット列を有す
るダイヤグラム、第３図は第２図に示されたダイヤグラ
ムに相応する、１つのセルの欠落したダイヤグラム図、
第４図は第２図に示されたダイヤグラムに相応する、１
つのセルの挿入されたダイヤグラム図、第５図は評価装
置のおよび基準信号発生器の機能を示すダイヤグラム図
である。 ｌ・・・テスト信号送信器、２・・・伝送装置、３・・
・検出装置、４．６・・・シフトレジスタ、５・・・基
準信号発生器、７．８，９．１０．１１．１２．３・・
・ビット比較器、 Ｇ　・・・受信パターン、ａ，ｂ，ＣＩ，ｄ＋　　ｅ＋
　　ｆｇ・・・基準パターン

Claims (1)

1. 【特許請求の範囲】 １、交換情報を含むヘッドフレームと通信情報を含む情
   報フレームとからセルがそれぞれ形成される、セルの形
   式に構造化された信号が、走行する際のセル欠落および
   ／またはセル挿入をセル適合形の伝送装置の任意の論理
   チャネル中によって検出する方法において、 ａ）送信側でセルの形式に構造化された試験信号を発生
   して伝送装置の論理テストチャンネルの中で伝送するよ
   うにし、該テスト信号のセルを、第１ビット数のヘッド
   フレームと第２ビット数の情報フレームとからそれぞれ
   構成するようにし、これらのフィールドの長さは伝送装
   置の規格に相応するようにし、この場合、 ｂ）論理テストチャンネルに所属するセルのヘッドフィ
   ールドが伝送媒体において用いられており、さらに ｃ）前記の論理テストチャンネルに所属するセルの情報
   フィールドが、周期的なテスト信号列を含むようにし、
   該テスト信号列の周期を情報フィールドの第２数ビット
   よりも１ビットだけ小さくし、さらにテストチャンネル
   における伝送装置の出力側において、 ｄ）該出力側に到来するヘッドフィールドを検出し、 ｅ）該ヘッドフィールドに続く情報フィールドを特別の
   ビット列となるように直列に相互配列し、 ｆ）送信側のテスト信号列に相応する周期的な基準信号
   列を形成するようにし、該基準信号列を識別されたセル
   ヘッドの終りにおいてスタートさせ、さらに前記第２数
   に相応するビット数の発生後に停止するようにし、 ｇ）前記の特別のビット列を基準信号のビット列とビッ
   ト毎に比較するようにし、この場合、 ｈ）第１の比較の場合は一方のビット列が他方のビット
   列よりもｎビット（ｎ＝１、１、２、・・）だけ先行す
   る（早める）ようにし、さらに第２の比較の場合はｎビ
   ットだけ後行する（遅れる）ようにし、さらにこの場合
   、 ｉ）ビット毎の比較の際に生ずるビット値の一致が持続
   すると、ｎ個のセルの欠落または挿入が検出されるよう
   にしたことを特徴とする、 セル適合形の伝送装置の中を、セルの形式 に構造化された信号が走行する際のセル欠落および／ま
   たはセル侵入を検出する方法。 ２、請求項１の方法を実施する回路装置において、該回
   路装置は送信側で、セルの形式に構造化されたテスト信
   号を形成して伝送装置（２）の論理テストチャンネルの
   中で伝送させるようにし、該テスト信号のセルが第１ビ
   ット数を有するヘッドフィールドと第２ビット数を有す
   る情報フィールドからそれぞれ形成されており、これら
   のフィールドの長さは伝送装置の規格に相応されており
   、この場合、論理テストチャンネルに所属するセルのヘ
   ッドフィールドが伝送媒体において用いられ、論理テス
   トチャンネルに所属するセルの情報フィールドが周期的
   なテスト信号列を含むようにし、該テスト信号列の周期
   が情報フィールドの前記第２ビット数よりも１ビットだ
   け小さいようにされている回路装置において、 ａ）論理テストチャンネルの中を伝送される、テスト信
   号のセルのヘッドフィールドと情報フィールドとを区別
   して情報フィールドを分離する装置（３）が設けられて
   おり、 ｂ）分離された情報フィールドの入力される第１シフト
   レジスタ（４）が設けられておりｃ）周期的な基準信号
   を発生する基準信号発生器（５）が設けられており、該
   基準信号の周期は情報フィールドの第２ビット数よりも
   １ビット少ないようにされており、 ｄ）第２シフトレジスタ（６）が設けられており、該シ
   フトレジスタの中へ基準信号発生器から発生された信号
   が前記の分離された情報フィールドに同期されて入力さ
   れるようにし、 ｅ）第１群のｎビット比較器（例えば７、８、９、ｎ＝
   ３の場合）が設けられており、 該比較器の第１入力側が第２シフトレジスタ（６）の最
   後の段と接続されており、さらに該比較器の第２入力側
   が、 第１シフトレジスタ（４）の１ビットだけずらされた相
   続く段とそれぞれ接続されており、さらに第２群のビッ
   ト比較器（例えば１０、１１、１２、ｎ＝３の場合）が
   設けられており、該ビット比較器の第１入力側が第１シ
   フトレジスタ（４）の最後の段と接続されており、さら
   に該ビット比較器の第２入力側が、 第２シフトレジスタ（６）の１ビットだけずらされた相
   続く段とそれぞれ接続されていることを特徴とする、セ
   ルの形式に構造化された信号がセル適合形の伝送装置の
   中を走行する際のセル欠落および／またはセル侵入を、
   検出する回路装置。