JPS5827718B2 - ダイヤルパルス信号処理方式 - Google Patents

ダイヤルパルス信号処理方式

Info

Publication number
JPS5827718B2
JPS5827718B2 JP53110304A JP11030478A JPS5827718B2 JP S5827718 B2 JPS5827718 B2 JP S5827718B2 JP 53110304 A JP53110304 A JP 53110304A JP 11030478 A JP11030478 A JP 11030478A JP S5827718 B2 JPS5827718 B2 JP S5827718B2
Authority
JP
Japan
Prior art keywords
pulse signal
dial pulse
demodulated
dial
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53110304A
Other languages
English (en)
Other versions
JPS5537059A (en
Inventor
恭司 亀尾
隆男 坂田
弘 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53110304A priority Critical patent/JPS5827718B2/ja
Publication of JPS5537059A publication Critical patent/JPS5537059A/ja
Publication of JPS5827718B2 publication Critical patent/JPS5827718B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/30Signalling arrangements; Manipulation of signalling currents
    • H04Q1/32Signalling arrangements; Manipulation of signalling currents using trains of dc pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)

Description

【発明の詳細な説明】 本発明はダイヤルパルス信号処理方式、特にテレックス
交換信号あるいは通常のダイヤル電話において使用され
るダイヤルパルス信号の受信側における処理方式に関す
る。
例えばテレックス交換信号においては、キャシクタ等の
データ信号および相手先を指定するダイヤルパルス信号
が、データ多重化装置によって多重化された形で伝送さ
れる。
この場合、データ信号は50ボーあるいは100ボーの
正確な定パルス周期−よび定パルス周期の信号であるの
に対し、ダイヤルパルス信号は不正確な(ランダムな)
パルス幅およびパルス周期をもった信号である。
これは、ダイヤルパルスの形成が、手動によるダイヤル
操作ならびにバネ仕掛のダイヤル駆動機構によって行な
われることに基づく。
すなわち、ダイヤルパルス信号とデータ信号とは全く異
質な信号になる。
そ(−でこれら異質な信号は共に1つの伝送路で伝送さ
れなげればならない。
このダイヤルパルス信号は通常例えば17レ一ム20m
5の多重化データ信号内に多重化されるので、これを復
調した場合にii:20m5の整数倍例えば40m5の
一定パルス幅のダイヤルパルス信号が受信側で再生され
る。
ところが、前述のとおり送信側において発生するダイヤ
ルパルス信号のパルス幅、パルス周期はランダムであり
、特にそのパルス幅については40m5あるいは60m
5の如くバラツキを生じ、これが復調ダイヤルパルス信
号の歪となって現われる。
従来、受信側ではダイヤルパルス信号としてダイヤルパ
ルス数のみ把握できれば良いという考え方であり、殆ん
ど該ダイヤルパルス信号を無処理で交換機に伝送すると
いう方式を採っていた。
またそのような方式でも正確にダイヤル交換が行なわれ
ていた。
然しなから、近年、1つの伝送路にむけるリンク数は増
大する傾向にあり、前述した復調ダイヤルパルス信号の
歪が無視し得なくなり、正確なダイヤル交換が行なえな
いという事態を生ずるようになった。
なぜなら、多数のリンクが存在する場合には、前記復調
ダイヤルパルス信号の歪が該リンク毎に累積されてし1
うため、もしその歪を放置して釦げば正確なダイヤル交
換に誤動作を生じさせる程の歪に増大してし1うからで
ある。
従って本発明の目的は、上述した事態の発生を防止する
ための、受信側における復調ダイヤルパルス信号処理方
式を提案することである。
上記目的に従い本発明は、バースト状復調ダイヤルパル
ス信号相互間の比較的長い休止期間を利用して該復調ダ
イヤルパルス信号に遅延を付与し、その後これを所定の
パルス幅およびパルス周期を特ったダイヤルパルス信号
(例えば55m5パルス幅で10PPS (pulse
per 5econd )パ“ス周期の信号)
に変換して交換機に伝送するようにしたことを特徴とす
るものである。
なお、前述した遅延は、例えば規格の最低である9pp
sの復調ダイヤルパルス信号を受信してもまた最大のダ
イヤル数(10)であっても、連続的に受信する該復調
ダイヤルパルス信号を追い越すことなく、これを逐次正
確なダイヤルパルス信号に変換するためである。
以下図面に従って本発明を説明する。
第1図A−Eは本発明による方式の原理を説明するため
のタイムチャートである。
ただし第1図A−Dは従来方式と共通なタイムチャート
であり、第1図Eが本発明に係るタイムチャートである
本図Aは時間軸目盛を表わし、例えば10m5間隔の基
準クロック信号11が示されている。
本図Bは送信側のダイヤルパルス信号を示し、12は各
ダイヤルパルスを表わす。
本図Aと比較して明らかなように、ダイヤルパルス信号
の発生タイミングは基準クロック信号と全く非同期であ
り、しかもそのパルス幅およびパルス周期は全くランダ
ムである。
ランダムになる理由は既述のとおりである。
然しランダムと言っても、ある特許範囲が定められてお
り、規格上は9PPS〜llPP5に抑えられる。
第1図Cは、ダイヤルパルス信号と共に多重化されるべ
き多重化データ信号を表わす。
本図中、縦の実線13はフレームパルスであり、例えば
1フレーム20 m Sの多重化データ信号が参照番号
14として示されている。
第1図Cの所定フレーム内に第1図Bのダイヤルパルス
か入り込み、多重化される訳であるか、その入り込みは
各フレーム毎のサンプリングの形で行なわれる。
第1図りは受信側における復調後のダイヤルパルス信号
を表わし、12′は復調ダイヤルパルスを示す。
上述のとおり、送信側ダイヤルパルスは各フレーム毎の
サンプリングで行なわれるため、第’lDの復調ダイヤ
ルパルスのパルス幅はフレーム間隔(20mS )の整
数倍である。
この場合、送信側ダイヤルパルス12はシンダムに変動
するので、復調ダイヤルパルスのパルス幅は40m5(
20×2m5)あるいは60mS(20X3mS)とな
る(第1図り中、中央の復調ダイヤルパルスが60m5
である)。
このように復調ダイヤルパルスのパルス幅が変動すると
結局第1図りから明らかなようにパルス周期にも変動を
生じさせてし1うどとになる。
これは多重化段階で不可避的に生ずるダイヤルパルス信
号の歪である。
この歪を含んだ11、復調ダイヤルパルス信号は交換機
に送出され、ダイヤル交換が行なわれるのか従来の方式
であった。
然しなからリンク数の増大に伴って前記復調ダイヤルパ
ルス信号の歪が該リンク毎に累積され、その累積歪が無
視し得なくなり、前記交換機内のダイヤル交換に誤動作
を生ずるという事態に至る。
そこで本発明は、歪を含む復調ダイヤルパルス信号を、
−量定パルス幅、定パルス同期のダイヤルパルス信号に
変換する。
この変換された復調ダイヤルパルス信号は第1図Eに示
され、変換復調ダイヤルパルス信号はダイヤルパルス1
2〃からなす、例えば10PPSの定ノ〈ルス幅、定ノ
ζルス周期である。
l0PPSとしたのは、復調ダイヤルパルス信号(第1
図り参照)が許容範囲9PPS〜11PPSで変動する
からである。
この場合、変換されるべき復調ダイヤルパルス信号12
〃は、復調ダイヤルパルス信号12′と歩調を揃えてこ
れを逐次的に変換するものであるから、復調ダイヤルパ
ルス信号12〃が復調ダイヤルパルス信号12’を追い
越して変換が行なわれることがあってはならない。
このため、変換復調ダイヤルパルス信号には、期間Tな
る遅延時間(第1図E#照)が先頭に付与される。
この期間Tは、受信した復調ダイヤルパルス信号12′
のビットレートBinト変換復調ダイヤルパルス信号1
2〃のピットレー)Bout、およびバースト状復調ダ
イヤルパルスの個数Pとから、 で求1す、最悪のケースを想定すれば、B i n=9
PPS、 B o u t=10PPS、 P=10
(ダイヤル数0)であり、このとfiT>100m5と
なる。
第1図EのTはT二120m5として表わしている。
この遅延期間Tの挿入により、正確な歪のない復調ダイ
ヤルパルス信号12〃に逐次的に変換されることになる
一般にバースト状復調ダイヤルパルス信号相互間には比
較的長い休止期間To例えば600m5かあり、引き続
く復調ダイヤルパルス信号の変換に影響を与えることな
く、その遅延期間Tの挿入を十分受容し得る。
すなわちT<Toである。
第2図A−Eは本発明の方式の原理を実現に移すための
一手法を説明するタイムチャートである。
本図Aは時間軸目盛(mS )、本図Bは復調ダイヤル
パルス信号であり第1図りに相当する。
ただし第2図Bはピットレー1−9PPSで且つダイヤ
ル数9の場合を例示している。
本図Bの復調ダイヤルパルス信号がシンダムなパルス幅
、パルス周期を有していることは既述のとおりであり、
これを第2図Cの変換復調パルス信号に変換する。
これは第1図Eに対応し、定パルス幅、定パルス周期で
ある。
なお、ビットレートがl0PPSである場合について例
示する。
甘た遅延期間Tは120m5に設定しである。
本発明の動作は次のとおりである。
先ず復調ダイヤルパルス信号12′の各ダイヤルパルス
の立上りと共に+1に立上る検出パルス21が順次形成
される(第2図り参照)。
一方、変換復調ダイヤルパルス信号12〃の送出と共に
各該ダイヤルパルスの立上りと共に−1に立下る送出パ
ルス22が順次形成される。
この変換復調ダイヤルパルス信号12〃 をいつ1で送
出し続けるかは、検出パルスの数と送出パルスの数か一
致したかどうかによって定められる。
なぜなら、復調ダイヤルパルス信号12’と変換復調ダ
イヤルパルス信号は、相互にパルス幅、パルス周期、ビ
ットレートが異なり且つ両者間に遅延があるとは言って
も、ダイヤルパルス12′の個数とダイヤルパルス12
〃の個数とは完全同一でなげればならないからである。
そこで、前記+1の検出パルス21と前記−1の送出パ
ルス22を共に累積加算する(第2図E参照)。
例えば第2図Eの初期において、累積加算レベル信号2
3は検出パルス21により+1.+2と増加し、渣た送
出パルス22により+1へと減少する。
このような操作を繰り返し、累積加算レベル信号23が
、変換復調ダイヤルパルス信号12〃の1パルス周期に
相当する時間以上レベル零を保持したとき、それ以上、
変換復調ダイヤルパルス信号12〃の送出は行なわない
上述の動作は好1しくは受信側のレシーバにおいて、ソ
フトウェア上のプログラムで行なわれる。
然し、ハードウェアで実現することも勿論可能である。
第3図はハードウェアで実現した場合の一実施例を示す
ブロック図である。
本図中の入力端子31は復調ダイヤルパルス信号を受信
し、スタート信号(図示せず)をスタート信号検出回路
32で検出した後、同期引き込みを行ない、引き続いて
ダイヤルパルス検出回路33において復調ダイヤルパル
ス信号12′を検出する。
従って本回路33の出力は、第2図りの検出パルス21
に相当する。
一方、スタート信号検出回路32で同期引き込みかなさ
れるとジインL1 を介して状態判定回路34にその
旨が通知され、さらにラインL2 を介して遅延回路3
5を駆動する。
本回路35は遅延期間(120mS)の遅延をおいた後
、ラインL3を介して変換パルス発生回路36をトリガ
ーし、第1回目の変換復調ダイヤルパルス信号1211
を出力端子38より送出する。
またその立上りは、前記−1の送出パルス22(実際に
は微分回路を通して形成される)として、ラインL4を
介して可逆カウンタ37の一1人力に印加される。
可逆カウンタ37の+1人力は前述の検出パルスが印加
される。
第1回目の復調ダイヤルパルス信号を受信した後は、状
態判定回路34はラインL、を介して、変換パルス発生
回路36を2インL3の出力と無関係に駆動する。
かくして、可逆カウンタ3γの計数値は第2図Eに示す
パターンで変化し、該係数値が、変換復調ダイヤルパル
ス信号12〃の1パルス周期に相当する時間以上零を保
持したとき、ジインL6 を介して状態判定回路34に
その旨を通知し、ラインL5を介して変換パルス発生回
路36を非駆動とすると共に、ラインL7を介してスタ
ート検出回路32を能動状態にし、次に到来するバース
ト状復調ダイヤルパルス信号を持つ。
以上説明したように本発明によれば、復調ダイヤルパル
ス信号の歪をみかげ上完全に除去することができ、交換
機での誤動作は発生せず、正確なダイヤル交換が実施さ
れる。
この効果はリンク数が増大すればする程顕著である。
【図面の簡単な説明】
第1図A〜Eは本発明による方式の原理を説明するため
のタイムチャート、第2図A−Eは本発明の方式の原理
を実現に移すための一手法を説明するタイムチャート、
第3図は本発明の方式の原理を実現に移すための第2図
A−Eに示した一手法をハードウェアで構成した一実施
例を示すブロック図である。 図において、12′は復調ダイヤルパルス信号、12/
/は変換された復調ダイヤルパルス信号、21は検出パ
ルス 22は送出パルス、23は累積加算レベル信号、
Tは遅延期間である。

Claims (1)

  1. 【特許請求の範囲】 1 送信側より送信される多重化データ信号およびダイ
    ヤルパルス信号を、受信側において復調ダイヤルパルス
    信号に復調処理するダイヤルパルス信号処理方式にあ・
    いて、前記復調ダイヤルパルス信号に所定の遅延を付与
    したのちこれを定パルス幅且つ定パルス周期の復調ダイ
    ヤルパルス信号に変換するための処理を加え、該所定の
    遅延(Tとする)は、前記復調ダイヤルパルス信号の最
    低速のビットレートなりin、変換された該復調ダイヤ
    ルパルス信号のビットレートをB out 、 最大ダ
    イヤル数に相当するダイヤルパルスのWl、をP、該復
    調ダイヤルパルス信号の休止期間をToとすると、 で定められることを特徴とするタ゛イヤルパルス信号処
    理方法。 2 復調ダイヤルパルス信号の各ダイヤルパルスを検
    出する毎に生成される第1パルスと、変換された該復調
    ダイヤルパルス信号の各ダイヤルパルスを送出する毎に
    前記第1パルスと逆極性で生成される第2パルスとを形
    威し、前記第1パルスおよび第2パルスの累積加算レベ
    ルが、前記の変換された復調ダイヤルパルス信号の1パ
    ルス周期に相当する時間以上零を保持したことを検出し
    たとき、前記変換された復調ダイヤルパルス信号の送出
    を停止する特許請求の範囲第1項記載のダイヤルパルス
    信号処理方式。
JP53110304A 1978-09-08 1978-09-08 ダイヤルパルス信号処理方式 Expired JPS5827718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53110304A JPS5827718B2 (ja) 1978-09-08 1978-09-08 ダイヤルパルス信号処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53110304A JPS5827718B2 (ja) 1978-09-08 1978-09-08 ダイヤルパルス信号処理方式

Publications (2)

Publication Number Publication Date
JPS5537059A JPS5537059A (en) 1980-03-14
JPS5827718B2 true JPS5827718B2 (ja) 1983-06-10

Family

ID=14532297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53110304A Expired JPS5827718B2 (ja) 1978-09-08 1978-09-08 ダイヤルパルス信号処理方式

Country Status (1)

Country Link
JP (1) JPS5827718B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583222A (en) * 1983-11-07 1986-04-15 Digital Equipment Corporation Method and apparatus for self-testing of floating point accelerator processors

Also Published As

Publication number Publication date
JPS5537059A (en) 1980-03-14

Similar Documents

Publication Publication Date Title
EP0096854B1 (en) Framing system
US5132987A (en) Bidirectional communication line buffer apparatus
US4158193A (en) Data transmission test set with synchronization detector
EP0451767A2 (en) Frame synchronization stabilizer
US4385383A (en) Error rate detector
US5046074A (en) Synchronization method and synchronization recovery devices for half-duplex communication
JPS5827718B2 (ja) ダイヤルパルス信号処理方式
JPS6037666B2 (ja) 調歩同期伝送システムにおける擬似引込み防止方式
JP2000286922A (ja) 伝送速度検出回路
CA2052811C (en) Framing bit sequence detection in digital data communication systems
US5661736A (en) Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement
US4374305A (en) Arrangement for regenerating start-stop signals and dial pulses
JPH0425743B2 (ja)
JP3063291B2 (ja) 回線監視回路
JP2893721B2 (ja) 多重化伝送方式
KR100228491B1 (ko) 프레임 펄스 자동복구장치
JP3006426B2 (ja) Fm多重エンコーダ
SU1040617A1 (ru) Устройство дл измерени коэффициента ошибок в цифровых трактах передачи информации
JP2849952B2 (ja) フレーム同期回路
JPS5725748A (en) Start-stop synchronizing system
JP3095576B2 (ja) 通信異常検出装置
JP4439635B2 (ja) 非同期受信装置
JPH0425240A (ja) バースト信号監視回路
JPH05227251A (ja) 調歩同期確立方式
JPS5875346A (ja) フレ−ム同期方式