JPH04167834A - 同期ディジタルハイアラーキのエラー付加回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＳＤＲのエラー付加回路についてのもので
ある。ＳＤＲとは、通信ネットワークの同期ディジタル
ハイアラーキのことである。

［従来の技術］　　　゛ ＳＤＲについては、上田裕巳、西畑−宏ｒ　Ｎ　ＴＴ技
術ジャーナル」日本電信電話株式会社１９９０年にも貫
己載されている。

通信品質を試験するためには、装置と測定器により送信
側からデータを送る際に故意にエラーになる符号を加え
る。これをエラー付加という。

エラー付加は、装置や伝送路の試験に必要な手段であり
、装置・伝送路の機能やエラーの耐力を試験することが
できる。

特に、高速ＰＣＭのデータ伝送では、フレーム構造をも
つ伝送方式を採用している。フレームとは、データをあ
る単位で区切り、先頭または決まった位置にフレーム同
期用の特殊コードを配置し同期を確立することである。

同期を確率した後に各種転送信号と伝送するデータを加
える。

このフレーム構造により装置間で各種情報を送受信し、
効率的なネットワークを運用することができる。

フレーム構造の送信信号に対しエラーを付加する方法は
これまでフレームごとにビットまたはバイト単位に付加
している。

ＳＤＲの新しいネットワークでは、新しいフレーム構造
を採用し、データに対するパリティを付加することで信
頼性を上げている。このパリティ・をＳＤＨでは、ＢＩ
Ｐ　（ピント・インタリーブ・パリティチエツク）と呼
んでいる。ＳＤＲでは、このバイトに対する試験が重要
な試験項目になっている。

次に、ＳＤＲの構成とエラー付加回路をもつ測定器の接
続を第４図により説明する。

第４図の５１はエラー付加回路をもつ測定器、５２と５
３は多重化装置、５４は中継器である。

ＳＤＲでは多重化装置５２と５３は中継器５４を仲介し
て光回線で接続される。

測定器５１は内部のエラー付加回路から出力回路を経て
、光コネクタによりＳＤＲネットワークに接続される。

接続は多重化装置５１のかわりに測定器５１を第４図の
■に接続する場合と、多重化装置５３と対抗して測定器
５１を第４図の■に接続する場合がある。

次に、従来のエラー付加回路を第５図により説明する。

第５図の１はフレームタイミング発生回路、２は送信デ
ータ発生回路、４はエラー付加回路、５はフレームカウ
ンタ回、路である。

フレームタイミング発生回路１によって発生するフレー
ムタイミングにより送信データ発生回路２を起動する。

同様にフレームカウンタ回路５によりフレーム数をカウ
ントする。フレームカウンタ回路５からの信号により、
数フレームに一度エラーを付加するようにエラー付加回
路４が動作する。

［発明が解決しようとする課題］ エラーを評価するときはフレームの有無に関係なく、次
式で判定される。

式（１）で、データがフレーム構成のときは、フレーム
はシステムによって固有のバイト数をしているので、分
母はフレームの整数倍または整数分の１となる。この方
式でエラー付加したり、エラーを測定すると、エラー率
は特定の値をもち伝送されるデータとは無関係の基準に
なる。これではエラー率の意味をもたない値となってし
まう。

従来技術では、エラー率の付加でデータの量、例えば１
ｏの指数値を基準としている。これは、伝送されるデー
タやそのパリティの演算範囲の量に関係するからである
。そのためフレーム周期に従ったエラー付加でデータや
パリティのエラーを起こすので、正しい間隔でエラーを
付加できない。

従来技術では、フレームごとに付加するので、フレーム
単位に存在するステータスやアラームに対するエラーの
試験はできるが、フレーム周期に関与しないデータやデ
ータのパリティなどには、正しいエラー付加ができない
。

この発明は、従来技術に送信データカウンタ回路を追加
し、正しいエラー付加を実現できる回路の提供を目的と
する。

［課題を解決するための手段］ この目的を達成するため、フレームタイミング信号１１
を発生するフレームタイミング回路１と、フレームタイ
ミング信号１１によって起動される送信データ発生回路
２と、送信データ発生回路２からの送信データクロック
信号２１を送信データ数としてカウントする送信データ
カウンタ回路３と、送信データカウンタ回路３からの信
号３１により設定した送信データ数に一度エラーを付加
するエラー付加回路４を備える。

次に、この発明によるエラー付加回路の構成を第１図に
より説明する。

第１図の３は送信データカウンタ回路であり、その他は
第５図と同じものである。

フレームタイミング回路１によって発生するフレームタ
イミングにより送信データ発生回路２を起動する。送信
データ発生回路２からの送信データクロック信号２１を
送信データカウンタ回路３にて送信データ数をカウント
する。送信データカウンタ回路３からの信号３１により
、設定した送信データ数に一度エラーを付加するように
エラー付加回路４が動作する。以上の構成でフレームに
関係しないエラー付加ができる。

［作用］ 次に、第１図の送信データカウンタ回路３の構成を第２
図により説明する。

第２図の３Ａは送信データカウンタ、３Ｂはシフトレジ
スタ、３Ｃはラッチ回路である。

この発明では、フレームごとにエラーを付加する方法を
改め、フレームに関与しない送信データ数カウンタ３Ａ
を備えている。送信データ数カウンタ３Ａは、フレーム
周期と無関係にデータをカウントし、エラーを加えるタ
イミングでキャリーを出力する。したがってフレーム周
期からタイミング的には解放される。

次に、送信データ数カウンタ３Ａのキャリーを集め、任
意のフレーム位置にエラー付加するためのシフトレジス
タ３Ｂがある。シフトレジスタ３Ｂは、送信データカウ
ンタ３Ａのキャリーを入力とし、エラー付加のタイミン
グまで保持する。

ラッチ回路３Ｃは、エラー付加のタイミングでシフトレ
ジスタ３Ｂの内容をラッチ回路３Ｃに移し替え、シフト
レジスタをクリアし、次のカウントのためにシフトレジ
スタを解放する。

送信データ数カウンタ３Ａは、送信データのクロック２
１を受けて設定された送信データ分カウントする。送信
データ数カウンタ３Ａからのキャリー３２をシフトレジ
スタ３Ｂに入力する。シフトレジスタ３Ｂは、エラーを
保持するメモリーの実施例である。保持されたエラーは
、フレームタイミングによりラッチ回路３Ｃにバス３１
により転送される。このときシフトレジスタ３Ｂは、内
容がクリアされる。ラッチ回路３Ｃの出力は、エラーバ
イトとしてエラー付加回路４に送られる。

次に、エラー付加回路４のタイミングチャートについて
、第３図により説明する。

第３図は１フレームにエラー付加周期が１０５ビツトの
場合のタイミングチャートである。

第３図アは送信データクロック２１であり、第３図イは
送信データ数カウンタ３Ａの出力波形３２である。第３
図つはシフトレジスタ３Ｂの各カウント数における出力
波形３３であり、第３図工はフレームタイミングの出力
波形１２であり、第３図才はラッチ回路３Ｃの出力波形
３１である。

この発明は、フレームの周期に関係なくデータを直接カ
ウントし、その間隔にエラーを付加していく。シフトレ
ジスタを用いたのは、カウントする間隔がフレーム周期
より短いことを考慮したためである。もし、フレーム周
期がカウントする間隔より長い場合は、フリツプフロツ
プでもよい。

また、データに直接エラーを付加する場合は、この発明
のようにフレームタイミングを待って次のフレームに付
加しなくてもよい。しかし、ＳＤＲのＢＩＰのようなパ
リティに対するエラー付加のためには、いくつかの方法
がある。１つは、データに直接エラーを加え、誤ったパ
リティを演算し送信データに付加し、データを正しい値
にして送信する。もう１つは、この発明によるパリティ
自＝９− 体にエラーを付加する。

［発明の効果］ この発明によれば、送信データカウンタ回路を追加して
いるので、フレーム周期に関与しないデータやデータの
パリティなどに正しいエラーを付′加することができる
。

【図面の簡単な説明】

第１図はこの発明によるエラー付加回路の構成図、第２
図は送信データカウンタ回路３の構成図、第３図はエラ
ー付加回路４のタイミングチャート、第４図はＳＤＲの
構成とエラー付加回路をもつ測定器の接続図、第５図は
従来のエラー付加回路の構成図である。 １・・・・・・フレームタイミング発生回路、２・・・
・・・送信データ発生回路、３・・・・・・送信データ
カウンタ回路、３Ａ・・・・・・送信データカウンタ、
３Ｂ・・・・・・シフトレジスタ、３Ｃ・・・・・・ラ
ッチ回路、４・・・・・・エラー付加回路、１１・・・
・・・フレームタイミング信号、２１・・・・・・送信
データクロック信号、３１・・・・・・信号、代理人　
　弁理士　　小　俣　欽　司

Claims (1)

1. 【特許請求の範囲】 １、フレームタイミング信号（１１）を発生するフレー
   ムタイミング回路（１）と、 フレームタイミング信号（１１）により起動される送信
   データ発生回路（２）と、 送信データ発生回路（２）からの送信データクロック信
   号（２１）を送信データ数としてカウントする送信デー
   タカウンタ回路（３）と、送信データカウンタ回路（３
   ）からの信号（３１）により設定した送信データ数に一
   度エラーを付加するエラー付加回路（４）を備えること
   を特徴とする同期ディジタルハイアラーキのエラー付加
   回路。