JPH04501943A - ディジタル伝送リンクの品質検査装置 - Google Patents

ディジタル伝送リンクの品質検査装置

Info

Publication number
JPH04501943A
JPH04501943A JP2512612A JP51261290A JPH04501943A JP H04501943 A JPH04501943 A JP H04501943A JP 2512612 A JP2512612 A JP 2512612A JP 51261290 A JP51261290 A JP 51261290A JP H04501943 A JPH04501943 A JP H04501943A
Authority
JP
Japan
Prior art keywords
frame
transmission
information
stations
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2512612A
Other languages
English (en)
Inventor
ボニフェ ミシェル
ガランデル ルネ
トレメル ジャン―イブ
Original Assignee
フランス国
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フランス国 filed Critical フランス国
Publication of JPH04501943A publication Critical patent/JPH04501943A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル伝送リンクの品質検査装置 この発明は実際にトラフィックがある場合のディジタル伝送リンクの品質を検査 する一般的な方法に関する。より詳細には本発明には本件に間するビットレベル での伝送誤りがCCITT勧告に従っており、誤り検出には巡回冗長符号(CR C)を使用することが好ましい品質検査装置に関している。
統合サービスディジタル通信網(NUMERIS)の段階的な実施とそれに関連 したディジタルサービスの出現が指向しているのはユーザから近年増加しつつあ る品質に関する要望である。完全ディジタルシステムにより、伝送品質における 正確な測定を理論的に行うことができ、更にデータ伝送と音声伝送の両方におい て、問題とする品質基準の全てを取り除くことが望まれている。 勧告G−82 1において、CCITTにより定められたディジタル部門に対する品質パラメー タは、スイッチ交換の有無にかかわらず網を通してリンクされ通過する。これら の品質パラメータの測定には、現在、一時的に中止される質問にリンクすること と、構成が予め判っている擬似ランダムディジタル系列とのリンクに挿入するこ とが必要である。送信系列と受信系列を比較することにより厳密にビットレベル での送信誤りの検出が行われ、更にCCITTによる品質パラメータが計算され る。
従来の技術においては、実際にトラフィックがある場合、リンク内でCCITT 品質パラメータを測定できる装置がない、更に、巡回冗長符号を使用して検出す る誤りは、一般的には検査されるリンクにより運ばれる一組のチャネルに関係が あるが、これらの誤りが前記チャネルによることを明確にはできない。
この発明の目的は前述のディジタルリンクにおける新しい品質検査要求を満足さ せることであり、更にビットレベルでしかも実際にトラフィックがある場合に゛ リンクの品質を検査する装置を提供することである。
この発明を実施した装置は、実際にトラフィックがある場合にディジタル伝送リ ンクの品質を検査するための装置であり、リンクの1番目と2番目の終端に接続 される1番目と2番目の検査局があり、送信フレームのグループと受信フレーム のグループにそれぞれ関連した1番目および2番目の検査情報を計算し、1番目 および2番目の情報の間て比較した後、伝送誤りを検出しており、1番目と2番 目の局に接続されたサービスリンクを有し、検査情報と、伝送誤りに関係したフ レームグループを特に伝送し、更に1番目と2番目の局に分配する装置があり、 伝送誤りに関係したフレームグループをビットレベルで分析し、統計的な情報を 形成し、更に前記該りに関連して記録することを特徴としている。
分配装置には、1番目と2番目の局の動作に同期する装置と、伝送誤りが関係し たフレームグループと、それに対応した検査情報に番号を付ける装置と、フレー ムグループと検査情報を一時記憶する1番目の装置と、伝送誤りが関係した第1 および第2フレームグループをビット毎に比較する装置と、伝送誤りの発生の瞬 間に関連した情報と同様にフレームグループを比較した結果を記憶する2番目の 装置と、前記の統計的な情報を取出し記録することにより2番目の記憶装置内に 含まれている結果と情報を処理する装置があることが望ましい。
この発明は、以下に添付した図を実施した品質検査装置のいくつかの良好な実施 態様に対する次の記載から更に良く理解てきる。
図1はこの発明を実施した装置の構造を図示しており、これが有する2つの検査 局はそれぞれ検査されるリンクの2つの終端に位置しており更にサービスリンク を通り互いに接続されている。 図2は装置の1次側の局で行う処理の構成のチ ャートを示している。
図3は装置の2次側の局で行う処理の構成のチャートを示している。
図4はサービスリンクを通り1次側の局と2次側の局の間に伝送する種々のパケ ットの構成を示している。
図5は検査されるリンクを通り、更にサービスリンクを通りディジタル伝送に関 係したタイミングチャートを示している。
図6は1次側と2次側の局の詳細なブロック図を示している。
図7はこの発明を実施した装置の局が含んでいる循環記憶メモリのPCMマルチ フレームにより占有される空間の例を示している。
以下、図に基づきこの発明を更に詳しく説明する。
図1に関連し、この発明を実施した装置は、たとえば1番目のディジタル装置E NIと2番目のディジタル装置EN2の間でPCMフレームとマルチフレームを 2Mbit/sで運ぶディジタルリンクLTの伝送品質を検査するために使用さ れている。
この発明を実施した伝送品質検査装置には2つの検査場かあり、それぞれ1次側 検査局SPと2次側検査局SSと呼ばれており、それぞれはリンクLTの送受信 終端に接続されており、1次側の局SPにより送信されるPCMマルチフレーム M T n 、と、それに対応した2次側の局SSにより受けられるPCMマル チフレームMTn、を受ける0局SPとSSは典型的には64 K bit/s のサービスリンクによりHDLCタイプのプロトコルで相互に接続されている。
リンクLTとLSはたとえばl5DNタイプのディジタル通信網RNを通して得 られている。リンクLTは単方向リンクであり32のPCMチャネルを装置EN Iから装置EN2に運ぶ、リンクLSはたとえば各伝送方向に対し64 K b it/sの対称的なタイプである双方向リンクであることが好ましい、他の実施 例によれば、サービスリンクLSはリンクLTが運ぶ専用のPCMチャネルによ り構成されている。
図2から図5に関しては、局SPとSSで挿入された処理過程を記載しており、 更にサービスリンクLSを通り前記の局の間で行われた情報を交換する。
図2に示すように、1次側の局SPで行われる1番目の処理(ブロックPi)は 入力される2 M bit/sの2値の流れを受け、処理することからなる。入 力する2値の流れはHDB3のようなライン符号に従りて受信され、通常の2値 符号に符号交換される。
入力する2値の流れにより運ばれるPCMフレームとマルチフレームから同期を 取出すことがその後行われる(ブロックP2)、PCMフレームから同期を取出 すことは局に含まれている同期回路により通常行われる。PCMマルチフレーム から同期を取出すことに必要な処理は、後述の図6と図7に更に詳細が開示され ているソフトウェアプログラムによって行われる。
同期が1次側の局SPで確立すると、同期待ちループ(ブロック3)が作動する 。このループP3が関係している同期の受信はサービスリンクLSを通り2次側 の局SSが送信するパケットTSIを示している。
パケットTS1が1次側の局SPの中に検出されると(ブロックDTSI)、2 次側の局の同期が取られ動作中であることが1次側の局に示される。パケットT Slの受信によりループP3が終了し、品質検査過程PPの起動と開始のフェー ズに進む。起動と開始のフェーズP4の間、1次側の局SPの回路の有する種々 のレジスタに含まれる値が起動される。
起動のフェーズP4の次に、品質検査過程PPと同期待ちループ(ブロックP5 )が並列に作動する。
同期待ちループP5は2次側の局SSが伝送する同期外れ表示パケットTS2の 検出を、もしあれば詳しく調べ同期外れを表示する。2次側の局SSで検出され る同期が外れると、処理PPは停止しくブロックP50)、同期待ちループP3 は再び作動し、同期を取り出した時にすぐに2次側の局が伝送する他の同期表示 パケットTSIの受信を待つ。TSIの検出によりループP3が終了し、品質検 査過程PPによりステージの後半で過程P’Pの起動と開始のフェーズP4が再 開する。
品質制御過程PPが有する処理ループBPには、特に受信のためにディジタル装 置ENIがリンクLTに伝送するM I CマルチフレームM T n pのそ れぞれに番号を付けることと、1時的な記憶かある。ループBPの他の目的はマ ルチフレームM T n 、にそれぞれ対応して巡回冗長符号CRCn、を計算 することである。
処理ループBPにおいて、最初にマルチフレーム到着カウンタCP、かリセット される(ブロックP6)。カウンタCP、はマルチフレームMTn、(ブロック P7)のそれぞれの受信の後に増加する(ブロックP8)、特別な識別数Nnは 入力したマルチフレーム%Tn、(ブロックP9)に割り当てられ、それに対応 した符号CRCn、が計算される(ブロック10)。その後マルチフレームMT n、、数Nnおよび符号CRCnpはメモリに記憶される(ブロック11)、マ ルチフレームM T n pが装置ENIにより伝送されるとループBPはマル チフレームMTn、を処理するように永久に行われる。マルチフレームMTn2 、符号CRCn、、更にそれに対応した数Nnはその後、たとえば36個のグル ープで検討され処理される。
カウンタcp、の目的は、MTI、からMT36゜までの36個のマルチフレー ムMTn、のグループが受信される毎に、対応したCRCl、からCRC36、 まての符号CRCnpのグループがパケットTP1(ブロックTTP 1 )に より2次側の局SSに伝送される準備かてきている徴候を生ずることである。
この発明によれば、伝送誤りの検出をリンクLTの受信の終端にある2次側の局 SSにより行うことが好ましく、更にこの目的のために符号CRCn、が伝送さ れ、符号CRCn、は2次側の局SSで局所的に計算され、受信されたマルチフ レームM T n *に対応した他の符号CRCn、と比較される。
CRCl、からCRC36,までのCRCn、、CRCl、からCRC36,ま でのCRCn #の符号グループの比較による検査の後に、2次側の局SSでは 、3つの場合が可能となる。 1番目の場合によれば、2次側の局SSで比較さ れたC RC1,からCRC36、とCRCl、からCRC36,の2つの符号 グループは同じ値をとる。伝送が正しく行われ、2次側の局SSにより受信され たMTl、からMT36.までの36個のマルチフレーム% T n *は、巡 回冗長符、号の検出容量がなければ2次側の局SSが送るMTll、からMT3 6.までの36個のマルチフレームMTn、に等しい。
2番目の場合によれば、符号グループは比較され、更にランクの同じCRCn、 とCRCn mの2つの符号は異なる値をとる。符号CRCn mとCRCna がそれぞれ対応している受信マルチフレームM T n 、と送信マルチフレー ムMTn、は伝送誤りの後では異なっている。誤りのあるマルチフレームMTn gと半れに対応した数Nnをかなり含んでいるパケットTS3は2次側の局SS から1次側の局SPに伝送される。
パケットTS3は1次側の局SPで検出される。パケットTS3に含まれている 数NnによりメモリpH内にマルチフレームM T n 、がアドレスされる。
マルチフレームM T n、とM T n *はビット毎に比較される(ブロッ クP13)、誤りのあるビットが検出される。それに対応する伝送誤りはその後 誤りの日付および正確な時間、誤りのあるマルチフレームM T n mの数N n、更に問題としているビットに3けるマルチフレームMTn、の数を有したデ ータの形で記録される(ブロック15)。
3番目の場合によれば、2つの符号グループは比較され、更にいくつかの符号C RCm、とCRCm*、CRCP pとCRCp −、CRCqpとCRCq  * −−は異なりた値を有している。それに対応した受信マルチフレームMTm 1MTp、 、MTq、−−−−には誤りがあり、送信マルチフレームMTmp 、MTPp 、MTQp−−−−と異なっている。リンクLTは従ってかなり乱 され、2次側の局SSに誤りのある全てのマルチフレームをサービスリンクLS の流れの率により直接伝送することは出来ない。誤りのあるマルチフレームMT m、 、MTp、、MTq、−−−一に対応した数Nm、Np、Nq−−−−を 含むパケットTS4は2次側の局SSから1次側の局SPに伝送される。パケッ トTS4は1次側の局SPで検出される(ブロックDTS4)、 1番目の実施 例によれば、パケットTS4に含まれている数Nn、すなわちNm%Np、Nq −−−一は読取られ(ブロックP14)、伝送誤りの日付と正確な時間を記載し であるデータの形で直接書込まれ(ブロックP15)、更にその後他の処理はマ ルチフレームに行わずに、伝送誤りの入ったビットを検出する。
2番目の実施例によれば、数N m 、 、N p 、 N q −−−−によ り示されるマルチフレームMTm* 、MTpp、M T q p−−−−は取 出され、更にサービスリンクLSのアベイラビリティの関数として2次側の局S Sにより徐々に伝送される誤りを有したマルチフレームMTmt 、MTp、、 MTq、−−−−の受信を待つ間に記憶される。誤りのある種々のマルチフレー ムM T m 、、MTp、 、MTq、−−−−が1次側の局spにある時、 ビット毎の比較がマルチフレームMTm、、MTPp 、MTQp−−−一によ り行われ、伝送誤りのあるビットが検出される。処理結果はその後、記録される (ブロック15)、この第2の実施例は更に図5に関して検討される。
更に、同期外れおよび過程PP(ブロック50)の中断のような結果も記録され (ブロック15)、日付、正確な瞬間、前記の過程が記載される。
統計的な処理が誤りのある全ての情報について行われ(ブロック15)CCIT Tに基づく品質のパラメータが提供される。
図3に示すような、1次側の局SPのマルチフレームMTnp (図2)に対し て行われる処理P1、P2、P4、P6からPI3と同様に、2次側の局SSで 行われるのはマルチフレームに対する処理S1、S2、S4、S6からS12で ある。
カウンタCP、(ブロックS6、S8.512)は図12のカウンタCP、(ブ ロックP6、P8、PI3)に対応している。2次側の局SSはリンクLTを通 りマルチフレームM T n sを受ける。マルチフレームMTn、が処理され るようにマルチフレームMTn、の処理は、処理ループBPと同様に処理ループ BSにより3゛6個のマルチフレームグループの中で行われる。符号CRCn  sは各入力マルチフレームMTn1に対して計算され(ブロック310)、マル チフレームMTn*とそれに対応した識別数Nn(ブロックS9)によりメモリ に並列に記憶される(ブロック511)。
PCMフレームとマルチフレームが同期した後(ブロックS2)、パケットTS 1を示す同期は1次側の局SP(ブロックTTSI)に送られ、更に同期待ちル ープ(ブロックS5)が作動し、1次側の局SSで実施される品質チェック過程 PSに対し並列に動作する。ループS5の目的は2次側の局SSで全ての同期外 れを検出することである。同期外れが発生した時、2次側の局SSの品質チェッ ク過程PSか中断され(ブロックS6)、同期外れ表示パケットTS2が1次側 の局SPに送られ(ブロックTTS2)、同期のフェーズが再作動する(ブロッ クS2)。
カウンタの値が36になった時、MTIsからMT36 sの36個のマルチフ レームMTn*のグループが受信され、更にそれに対応したCRCISからCR C36sまでの符号CRCn、が得られる。1次側の局SPが送信するパケット TPIは検出され(ブロックDTPI)、CRClpからCRC36,まての符 号CRCn pはCRC1sからCRC36sまでの符号CRCnwと同様にパ ケットTPIで読まれ(ブロック513)、メモリSll内で識別数Nn、Nl からアドレスが決められ、パケットTPI内で読取られる。識別数N1は、符号 CRC1,に対応した1番目の符号CRCLsに含まれているメモリSllのセ ルのアドレスを決めるために使用している。その次の符号CRC2sからCRC 36,まてを含むセルのアドレスは、数N1から連続した増分が差引かれる。C RCIPからCRC36pまでのCRCn、と、CRClsからCRC365+ までのCRCn、の符号グループは比較される(ブロック514)。
符号グループCRCn、とCRCn、とか等しい場合、マルチフレームM T  n pの伝送はあらゆる誤りを生ずることなく行われ、受信されたマルチフレー ムMTngは正しく 、 M T n 、 = M T n、である(ブロック 515)。反対に伝送誤りが生ずると、1またはいくつかのマルチフレームM  T n *が誤まり、M T n 。
= M T n 、である(ブロック516)。
伝送誤りが1つのマルチフレームMT n、のみに関係する時(ブロック517)、そのマルチフレームはメモリSll で読取られ(ブロック518)、パケットTS3(ブロックTTS3)により1 次側の局SPに直接送られる。伝送誤りがいくつかのマルチフレームM T n  、に関係している時は(ブロック517)、誤りのあるマルチフレームM T  n 、の数NnはメモリS11で読取られ(ブロック519)、バケ′ットT S4により1次側の局SPに送られる(ブロックTTS4)、 図4に関し、T PIとTSIからTS4までの異なったパケットはHDLCタイプであり、パケ ットの始めと終りを定めるためにフラグ“FLAG″がある。フラグFLAGは オクテツト60111 1110″からなる。2オクテツトFC3(フレーム制 御系列)制御ブロックも各パケット内で与えられる。プロトコルのレベル2に対 応した2オクテツトについては取扱わず、ここでは本発明の目的に直接関係しな いものとして表わす、CRC符号伝送パケットTPIには、標準オクテツトTY P=“0000 0110″=06と、1次側の局SPで処理されるMTI、か らMT3B、の36個のマルチフレームM T n 、の最後のグループに対応 したCRCl、からCRC36,までの36個の符号CRCn、のグループと、 グループの1番目のマJレチフレームMTI。
Cn、の長さはそれぞれオクテツトが2または1である。パケットTPIの長さ は43オクテツトすなわち344ビツトであり、サービスリンクLSを通り、5 .4璽S伝送される。
(以下余白) 同期表示パケットTSIには、標準オクテツトTYP=“0000 0010” =02と、発生ノ日付に対応し月日を示す2オクテツトのDATEと、発生の正 確な瞬間に対応し、時、分、秒、1000分の1秒を示す5オクテツトのCHR ONが含まれている。パケットTSIの長さは12オクテツト、すなわち96ビ ツトであり、サービスリンクLSを通り1.5璽S伝送される。
同期外れ表示パケットTS2には、標準オクテツトTYP=“0000 010 0”=04と、オフテラ)DATEと、パケットTSIのような5オクテツトC HRONが含まれている。 誤りのあるマルチフレーム伝送パケットTS3には 、標準オクテツトTYP=″0000 1000”=08と、誤りのあルマルチ フレームM T n 、の数Nnに対応した2つのオクテツトと、誤りのあるマ ルチフレームM T n @を有した512オクテツトフイールドが含まれてい る。パケットT53の全体の長さは519オクテツト、すなわち4152ビツト であり、サービスリンクLSを通して65m5伝送される。
誤りのあるマルチフレーム数伝送パケットTS4には、標準オクテツトTYP= “0000 1010”=10と、誤りのあるマルチフレームM T n 、に おけるN1からN36までの数Nnを伝送するための36×2オクテツトフイー ルドが含まれている。バケットTS4の全体の長さは77オクテツトすなわち6 16ビツトであり、サービスリンクLSを通して10IIS伝送される。 図5 に関し、36マルチフレ一ムMTn、のグループGがリンクLTを通して伝送さ れ、PCMIマルチフレームMTn、が有する512オクテツトはリンクLT内 で2Mbit/sの速さで伝送されることが判る。マルチフレームG1、G2、 G3の3グループの伝送を図5に示しである。グループG1、G2、G3の伝送 に対応した時間T1、T2、T3の1番目、2番目、3番目の期間の始めにおい て、バケツ)−TPI (GO)、TPI (Gl)、TPl (G2)はそれ ぞれリンクLS内で伝送される(方向は5p4sS)、パケットTPI (Go )、TPI (Gl)、TPI (G2)が含んでいる符号CRCn、のグルー プは、グループG1、G2、G3より前に伝送されるグループGOに対応してい る。
期間T1の間、対象とする例では、予め伝送されるグループGOのマルチフレー ムM T n 、の1つが、2次側の局SSにより誤りと検出されるとしている 。インターバルの時間t、は2次側の局SSが符号CRCnを処理するために必 要である。このインターバルの時間t、の終りに、2次側の局SSは1次側の局 SPにグループGoの誤りのあるマルチフレームM T n sを含んだパケッ トTS3を伝送する。
期間T2の間、グループG1のいくつかのマルチフレームM T n mは2次 側の局SSにおいて誤りがあると検出される。符号CRCnの処理に必要なイン ターバルの時間t1の後に、2次側の局SSは1次側の局SPにグループG1に おける誤りのあるマルチフレームM T n @の数Nnを含んだパケットTS 4を伝送する。パケットTS4は1次側の局SPが受け、それに対応するマルチ フレームM T n、が記憶される。
グループG2のマルチフレームが2次側の局SSで正しく M T n # =  M T n pと受信されることを検討する。期間T3の間、インターバルの 時間はリンクLSのSS→SPの方向に得られ、2次側の局SSはこのインター バル時間を使い、パケットTS3を2次側の局SPに送る。パケットTS3には 期間T2の間に受けたグループG1の1番目の誤りのあるマルチフレームM T  n *が含まれている。そのあとのステージでは、2次側の局SSにより期間 Tの間食ての可能なインターバルの時間を使用することが続けられ、グループG 1において誤りのある全てのマルチフレームMTn、が徐々に1次側の局SPに 伝送される。誤りのある全てのマルチフレームM T n *が1次側の局SP により受信されると、マルチフレームMTn、は1ビツト毎に対応したマルチフ レームM T n 、と比較され、ビットレベルで伝送誤りを検出し、対応した 記録が行われる。
図6に関して、1次側のチェック局SPと2次側のチェック局SSは同じであり 、補そく回路1、処理ユニット2、スクリーン3とキーボード4のマンマシン通 信装置、バルクメモリ5、ラインインターフェイス6、およびプリンタ7から主 に構成されている。
補そく回路1には、ハイインターバルプローブ10、HD83対2値コンバータ 11.同期回路12、カウンタ13、マルチフレーム蓄積回路メモリ14、第2 レジスタ17、比較器16、第2レジスタ17、巡回冗長符号(CRC)計算回 路18、および第3レジスタ19がある。
プローブ10の入力はリンクLTに接続されており、ライン符号HDB3の伝送 信号5MICを受ける。プローブにはハイインピーダンス入力があり、ラインL Tにより運ばれる信号5MICを妨害しないように設計されている0局SP ( SS)は“spy”モードで動作する。プローブ10の出力から十分なレベルに 増幅された信号5MICが取り出される。プローブ10により取出された信号5 MICはコンバータ11に加えられる。
コンバータ11により信号5MICに含まれているビットタイミングクロック信 号HBが取出され、HDB3の信号5MICが2値信号の符号SBに符号変換さ れる。信号SBとHBは同期回路12とCRC符号計算回路18の対応した入力 に加えられる。
同期回路12は通常のタイプの回路であり、比較、計算、直並列変換の回路があ る。回路12は信号SBに含まれているフレームアライメントワード(MVT) の全てを検出し、フレームの同期が十分な時同期表示信号VT=“1”を発生す る。更に回路12は信号SBの直並列変換を行い、オクテツトOBとオクテツト タイミングクロック信号HOを発生する。信号VTとHOはそれぞれカウンタ1 3の入力EとCLに加えられる。オクテツトOBは循環記憶メモリ14の並列デ ータ入力EDに加えられる。
カウンタ13は2値のモジュール218カウンタである。状態“0″の信号VT は値Oでカウンタをリセットし、その値に保持する。状態“1”の信号VTによ りカウンタ13がフリーにされ、カウンタの内容はクロック人力CLに加えられ た信号HOのリズムにより増加する。出力では、カウンタが発生するアドレスA Dは循環記憶メモリ14の1番目のアドレス人力EA1と、レジスタ17のデー タ入力に加えられる。
循環メモリ14は、ダブルアクセスメモリであり並列データ出力SDを有し、更 にデータバスBDと処理ユニット2のアドレスバスBAにそれぞれ接続された2 番目のアドレス人力EA2を有している。循環メモリは大きさが典型的には25 6にオクテツトてあり、それぞれ512オクテツトを有した512のPCMマル チフレームの記憶が可能である。メモリ14は循環メモリであり、すなわち入力 マルチフレームは時間的に一番古いマルチフレームが重ね書きされ、更にメモリ 内の対応したデータセルに記憶するようにされている。メモリ14への処理ユニ ット2のアクセスはDMAタイプでありマルチフレームの早い記憶がバルクメモ リ5で行われる。メモリ14の典型的な大きさ256にオクテツトが特に不足す るのは、サービスリンクLSが電気通信網において不確定数のいくつかのスイッ チング交換機を通る場合、更にサービスリンクLSを減少させ信号通過時間の変 動をオフセットする場合である。
マルチフレームM T nによるメモリ14空間の空間占有配置が一時的に安定 するのは信号VTが状態“1”にジャンプするまでカウンタ13がロックの状態 を継続するからであり、そのジャンプはフレームアライメントワードOB=MV Tをメモリ14のデータ入力EDに同時に伝送することにより発生しており、更 にメモリ14の大きさがマルチフレームの大きさの整数倍であることによる。メ モリ14の占有配置の例を図7に示す。
図7に関して更に、メモリ14内に記憶された1番目のマルチフレームMTIは たとえばアドレスがAD=ooosoからAD=00270 (16進)である データセルを占有しており、2番目のマルチフレームMT2はアドレスがA D  = OO280カら00470のデータセルを占有しており、−−−−511 番目のマルチフレームMT511はアドレスがAD=3FC80からAD=3F E70のデータセルを占有しており、512番目のマルチフレームMT512は アドレスがAD=3FE80からAD=OO070のデータセルを占有している 。
1番目のマルチフレームMTIをメモリ14の空間に配置することはソフトウェ ア処理により行われる。
処理ユニット2にはメモリ14 (AD=OOOOOからAI)=001FFま で)に含まれた512の第1オクテツトを読出すことが続き、それらを処理して マルチフレームアライメントワードを検出し、第1マルチフレームMTIのスタ ートアドレスAD1=OO080を前記マルチフレームアライメントワードの検 出位置から取出す。アドレスADIはマルチフレーム数Nn = N 1により アドレスされたバッファメモリのファイルの位置に記憶される。アドレスAD1 =00080の値の検出はマルチフレーム同期の第1ステツプである。マルチフ レーム同期の第2ステツプはメモリ14内でマルチフレームを計算することに関 係したアドレスADIの3ビツトの値を3ビツトワードmtとすることと、レジ スタ15にそのワードmtを書込むことである。
a(0)からa(17)をアドレスADIのLSBからMSBの18ビツトとし 、アドレスAD1=“00a (17) a (16) −−−−a (1)  a (0)″=00080ヘキサを取れば、ワードmtはビットa(6) 、a  (7) 、a (8) 、mt=“a (8) a(7)a (6)”=“0 10″により構成される。ワードm(t)はマルチフレームスタートアドレスA D1 =00080からAD512=3FE80の中て前記アドレスの2値部分 a (8) a (7) a (6)のレベルで含まれている。マルチフレーム スタートアドレスADr1を検出するため、アドレスの部分a (8) a ( 7) a (6)がワードmt=“010”に等しいアドレスADを検出するこ とのみ必要となる。
比較器16の目的はマルチフレームスタートアドレスADゎを検出することであ る。比較器16は第1人力と第2人力を通り、レジスタ15が発生するワードm tとカウンタ13が発生するアドレスADの2値部分a (8) a (7)  a (6)をそれぞれ受ける。比較器16が供給する信号DMTは状態“1”に おいてマルチフレームM T nのスタートが補そく回路lで受信されることを 示している。信号DMTはレジスタ17とCRC符号計算回路18と、レジスタ 19の対応した入力に加えられる。
レジスタ17において、信号DMT=“1″は受信したマルチフレームM T  nのスタートアドレスADr1のロードを制御する。処理ユニット2はバスBA とBDを通りレジスタ17へアクセスしており、前記レジスタで読取られたアド レスADnはバルクメモリ5の対応するフィルタに転送される・ CRC符号計算回路18では、信号DMT=“1″は受信したマルチフレームM Tnのスタートを示しており、符号CRCnの計算の開始を制御する。符号CR Cnは信号SBとビットタイミングクロック信号HBから計算される0通常、回 路18にはシフトレジスタと排他的オアゲートがある。このタイプの回路は従来 の技術でよく知られており、ここでは記載しない。
信号DMT=“1”は更に予め計算され、しかもマルチフレームM T (n− 1)に間係ある符号CRC(n−1)をレジスタ19に転送することを制御して いる。
レジスタ19はアドレスと、データバスBA、BDに接続されている。信号DM Tはロード制御入力に加えられ、更に状態“1″の時、CRC符号計数回路18 がレジスタ19に伝送する符号CRC(n−1)のロードを制御する。レジスタ 19にある符号はその後ユニット2により読取られバルクメモリ5に転送される 。
処理ユニット2は、たとえば16ビツトマイクロプロセツサ基盤により構成され る。ユニット2、スクリーン3、キーボード4、バルクメモリ5、ラインインタ ーフェイス6は商品化されたマイクロコンピュータに集約することが好ましい。
バルクメモリ5は、たとえばマイクロコンピュータのハードディスクで構成され る、ラインインターフェイス6はマイクロコンピュータの内側のコネクタにプラ グインされており、処理ユニット2をサービスリンクLSに接続している。プリ ンタ7は伝送リンクLTについて品質検査の結果の印刷記録を作るためにある。
FIC−、7 FIG、6 FIC;、 7 国際調査報告 国際調査報告

Claims (8)

    【特許請求の範囲】
  1. 1.実際にトラフィックがある場合にディジタル伝送リンク(LT)の品質を制 御するためにあり、内部にリンク(LT)の1番目と2番目の終端(EN1、E N2)に接続された1番目と2番目の検査局(SP、SS)があり、伝送フレー ムのグループと受信フレームのグループ(MTnp、MTnz)にそれぞれ関係 した1番目と2番目の検査情報(CRCnp、CRCnz)を計算し、更に1番 目と2番目の検査情報(CRCnp、CRCnz)間を比較した後伝送誤りを検 出するためにあり、しかも1番目と2番目の局(SP、SS)を接続するサービ スリンク(LS)を有し、チェック情報(CRCnp)と、伝送誤りが関係した 前記フレームのグループ(MTnz)を特に伝送し、更に1番目と2番目の局( SP、SS)の間に分配する装置があり、伝送誤りに関係したフレームグループ (MTnz、MTnp)をビットレベルで分析し、統計的な情報と、前記誤りに 関連した記録を作ることを特徴とする装置。
  2. 2.前記サービスリンクを通り前記1番目と2番目の局(SP、SS)の間の伝 送がHDLCタイプのプロトコルにより行われることを特徴とする請求項1記載 の装置。
  3. 3.サービスリンクが部分的にまたは全体的にディジタル電気通信網(RN)に より運ばれることを特徴とする請求項1または2記載の装置。
  4. 4.サービスリンク(LS)が、検査されるディジタル伝送リンクの専用データ チャネルにより部分的にまたは全体的に運ばれることを特徴とする請求項1から 3のいずれかに記載の装置。
  5. 5.前記1番目および2番目の局により計算された検査情報(CRCnp、CR Cn■)が巡回冗長符号(CRC)タイプであることを特徴とする請求項1から 4のいずれか1つに記載の装置。
  6. 6.前記分配装置が前記1番目および2番目の局(SP、SS)の動作に同期す るための装置(P2、P5、P3、S2、S5;TS1、TS2)と、伝送誤り が関係している前記フレームグループ(MTnp、MTnz)を数える(Nn) ための装置(P9、S9)と、伝送誤りの発生の時間に関連した情報とフレーム グループを比較した結果を記憶するための2番目の装置(P15)と、2番目の 記憶装置にある結果と情報を前記統計的な情報と記録から取り出すことにより処 理するための装置(P15)を有することを特徴とする請求項1から5のいずれ か1つに記載の装置。
  7. 7.局(SP、SS)のそれぞれに分配する前記の装置が、spyモードでディ ジタル伝送リンク(LT)と、マイクロコンピュータのようなデータ処理装置( 2、4から7)に接続されている補そく回路(1)により構成されていることを 特徴とする請求項1から6のいずれか1つに記載の装置。
  8. 8.前記のフレームグループがPCMタイプのフレームとマルチフレーム(MT n)からなろことを特徴とる請求項1から7のいずれかに記載の装置。
JP2512612A 1989-09-08 1990-09-07 ディジタル伝送リンクの品質検査装置 Pending JPH04501943A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8911778A FR2651944B1 (fr) 1989-09-08 1989-09-08 Equipements de controle de qualite pour liaisons de transmission numeriques.
FR89/11778 1989-09-08

Publications (1)

Publication Number Publication Date
JPH04501943A true JPH04501943A (ja) 1992-04-02

Family

ID=9385271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2512612A Pending JPH04501943A (ja) 1989-09-08 1990-09-07 ディジタル伝送リンクの品質検査装置

Country Status (7)

Country Link
US (1) US5359609A (ja)
EP (1) EP0418130B1 (ja)
JP (1) JPH04501943A (ja)
CA (1) CA2041658C (ja)
DE (1) DE69014181T2 (ja)
FR (1) FR2651944B1 (ja)
WO (1) WO1991003893A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612961A (en) * 1995-04-27 1997-03-18 International Business Machines Corporation Method and system for verification of the baud rate for an asynchronous serial device residing within a data processing system
US6968319B1 (en) * 1996-10-18 2005-11-22 Microsoft Corporation Electronic bill presentment and payment system with bill dispute capabilities
DE19803691C2 (de) * 1998-01-30 2002-12-05 Siemens Ag Verfahren zum Überprüfen von Übertragungskanälen in Kommunikationsnetzen
EP1065823A1 (de) * 1999-06-29 2001-01-03 Siemens Aktiengesellschaft Verfahren zur Überwachung der Bitübertragungsgüte bei paketorientierter Übertragung
FR2802370B1 (fr) * 1999-12-13 2002-01-18 Telediffusion Fse Surveillance de la qualite de service dans une liaison de television numerique
DE10324745A1 (de) * 2003-05-30 2004-12-30 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Testgerät zum Ermitteln einer Fehlerrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3605091A (en) * 1969-09-18 1971-09-14 Bell Telephone Labor Inc Feedback error control arrangement
US3934224A (en) * 1974-10-29 1976-01-20 Honeywell Information Systems, Inc. Apparatus for continuous assessment of data transmission accuracy in a communication system
DE3069762D1 (en) * 1980-08-26 1985-01-17 Ibm System for the retransmission of incorrectly received numbered frames in a data transmission system
FR2525838B1 (fr) * 1982-04-27 1985-05-31 Lignes Telegraph Telephon Dispositif de surveillance de stations terminales d'une voie de transmission notamment bidirectionnelle
US4736377A (en) * 1986-02-11 1988-04-05 Bradley Telcom Corp. Method for determining reliability of high speed digital transmission by use of a synchronized low speed side channel
EP0315699B1 (en) * 1987-05-29 1994-03-02 Fujitsu Limited Method and system for checking errors of signal being transferred through transmission line

Also Published As

Publication number Publication date
DE69014181T2 (de) 1995-11-02
EP0418130B1 (fr) 1994-11-17
WO1991003893A1 (fr) 1991-03-21
DE69014181D1 (de) 1994-12-22
CA2041658A1 (fr) 1991-03-09
US5359609A (en) 1994-10-25
CA2041658C (fr) 1994-10-25
FR2651944B1 (fr) 1991-10-25
EP0418130A1 (fr) 1991-03-20
FR2651944A1 (fr) 1991-03-15

Similar Documents

Publication Publication Date Title
USRE33900E (en) Error monitoring in digital transmission systems
US5128945A (en) Packet framing using cyclic redundancy checking
US4397020A (en) Error monitoring in digital transmission systems
US7324913B2 (en) Methods and apparatus for testing a link between chips
GB2350531A (en) Measuring bit error rate (BER) in multiple data channels and control channel selection
KR20010042630A (ko) 등시 데이터 통신을 위한 방법 및 장치
JP3512948B2 (ja) 通信用測定器
EP0034776B1 (en) Diagnostic circuit for pcm connection networks
JPH04501943A (ja) ディジタル伝送リンクの品質検査装置
US5606558A (en) Method of and devices for transmitting in ATM cells information supplied in the form of a series of distinct entities for a given application
JPS59112792A (ja) 伝送正当性維持装置及び方法
EP0234860B1 (en) Time stamping for packet system nodes
JPH0795638A (ja) ディジタルボタン電話装置
WO1982001094A1 (en) Error monitoring in digital transmission systems
US7302045B2 (en) System and method for monitoring time-related connection data detected by a network node
JPH04282936A (ja) Stm信号とatm信号の変換/逆変換方式
JP2774318B2 (ja) 伝送制御信号検出装置およびその制御方法
JP2960250B2 (ja) 通信制御装置における回線インタフェース回路
US20070064614A1 (en) Transmission path latency measurement method
JPH04344736A (ja) 回線試験方式
JPH11122379A (ja) 遅延補償回路
JPH04362825A (ja) Atm端末でのデータ長補正方式
JPS6123434A (ja) 誤り訂正回路
JPH06261383A (ja) 回線障害識別方法
JPH0388530A (ja) 伝送品質測定装置