KR100299854B1 - 멀티드롭통신시스템의송신중재장치 - Google Patents

Abstract

본 발명은 멀티드롭(Multidrop) 통신에서 다수의 노드가 송신을 할 때 각 노드에서 중재회로로부터 전송되는 클럭을 카운팅 하여 그 값이 해당 노드의 슬롯 번호와 동일한 시점에서 송신코자하는 패킷 데이터를 송신토록 함으로써 송신 데이터의 충돌을 미연에 방지하도록 한 멀티드롭 통신 시스템의 송신 중재장치에 관한 것으로서, 이러한 본 발명은 멀티드롭(Multidrop) 통신 시스템에 있어서, 중재 클럭(ACLK), 동기 클럭(ASS)을 생성하여 각 노드에 전달해주며 상기 각 노드의 패킷 전송 상태를 검출하여 상기 각 노드의 패킷 전송을 중재해주는 노드 중재부와; 노드 중재부에서 발생되는 중재클럭을 카운트하고 그 카운트 값과 자신의 슬롯 ID(Slot-ID)를 비교하여 일치하는 시점에서 전송할 패킷 데이터를 송신하는 노드부를 구비함으로써, 송신 데이터의 충돌을 방지하면서 원활한 패킷 통신이 가능해지는 것이다.

Description

멀티드롭 통신 시스템의 송신 중재장치{Device for sending arbifrafion in multidrop communication system}

본 발명은 패킷 통신에 관한 것으로, 특히 멀티드롭(Multidrop) 통신에서 다수의 노드가 송신을 할 때 각 노드에서 중재회로로부터 전송되는 클럭을 카운팅 하여 그 값이 해당 노드의 슬롯 번호와 동일한 시점에서 송신코자하는 데이터를 송신토록 함으로써 송신 데이터의 충돌을 미연에 방지하도록 한 멀티드롭 통신 시스템의 송신 중재장치에 관한 것이다.

일반적으로, 기존의 패킷 통신 시스템은 1개의 라우터(Router)에 다수개의 노드가 연결되어 있으며, 이 노드들은 각각 하위 프로세서와 HDLC(High level Data Link Control) 통신을 한다.

첨부한 도면 도1은 상기와 같은 통신 기능을 수행하는 종래 패킷 통신 시스템의 개략 구성도 이다.

이에 도시된 바와 같이, 수신 직렬 패킷 데이터를 병렬 패킷 데이터로 변환하는 수신 HDLC와 수신 선입선출기(Rx FIFO)를 각각 구비한 다수개의 수신 노드(node 0 - node m)로 이루어진 수신 노드부(1)와, 상기 다수개의 수신 노드(node 0 - node m)에서 각각 얻어지는 데이터를 처리하며 송신할 데이터의 목적지 어드레스를 검출하여 해당 목적지로 송신 데이터를 전송해주는 라우터(2)와, 상기 라우터(2)에서 얻어지는 송신 데이터를 선입선출하고 직렬 송신 데이터로 만들어 목적지로 송신해주는 송신 선입선출기(Tx FIFO)와 송신 HDLC(Tx HDLC)를 각각 구비한 다수개의 송신 노드(node 0' - node m')로 이루어진 송신 노드부(3)로 구성되었다.

이와 같이 구성된 종래 패킷 통신 시스템은, 수신 노드부(1)내의 임의의 노드(여기서는 node 0을 뜻함)내의 수신 HDLC(Rx HDLC)에서 하위 프로세서에서 오는 HDLC 패킷을 병렬 패킷 데이터로 변환하여 수신 선입선출기(Rx FIFO)에 기록함과 동시에 라우터(2)에 이를 읽어가라는 신호를 보낸다.

그러면 상기 라우터(2)는 내부의 검출 기에서 이를 감지하여 상기 수신 선입선출기(Rx FIFO)에 기록된 데이터를 읽어들인다. 이후 어드레스 필터에서 패킷의 상위 4바이트에 있는 목적지 어드레스를 추출하여 어느 노드로 보낼 것인지를 판단한다.

이후 해당 노드가 결정되면 그 노드내의 송신 선입선출기(Tx FIFO)에 그 송신 패킷을 기록하고 그 노드 내에 있는 송신 HDLC에 그 데이터를 읽도록 신호를 보낸다.

그러면 해당 노드내의 송신 HDLC(Tx HDLC)는 상기 송신 선입선출기에 기록된 병렬 데이터를 읽어들여 직렬 데이터로 변환한 후 해당 목적지로 전송을 하게 된다.

그러나 이러한 종래의 패킷 통신 시스템은 라우터내부에 목적지 어드레스를 검출하는 회로, 각노드수 만큼의 FPGA로 설계한 HDLC회로와 송수신 FIFO가 존재하며, 패킷 통신을 위한 각 노드에도 FPGA로 설계한 HDLC회로가 있어 전체적인 시스템 구성이 복잡하다는 문제점이 있었다.

또한, 상기와 같이 많은 수의 부품이 구비되어 시스템을 구현하다 보니 오류 수정작업도 용이하지 않고 비용 및 보드 개발 기간도 상당히 소요되는 제반 문제점도 발생하였다.

이에 본 발명은 상기와 같은 종래 패킷 통신 시스템에서 발생되는 제반 문제점을 해결하기 위해서 제안된 것으로,

본 발명은 멀티드롭(Multidrop) 통신에서 다수의 노드가 송신을 할 때 각 노드에서 중재회로로부터 전송되는 클럭을 카운팅 하여 그 값이 각 노드의 슬롯 번호와 동일한 시점에서 송신코자하는 데이터를 송신토록 함으로써 송신 데이터의 충돌을 미연에 방지하도록 한 멀티드롭 통신 시스템의 송신 중재장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 장치는,

패킷 송신용 중재 클럭과 카운터 동작용 동기 클럭을 생성하여 각 노드에 전달해주며 상기 각 노드에서 발생되는 버스 중재 신호의 상태를 검출하여 그 결과에 따라 상기 각 노드의 패킷 전송을 중재해주는 노드 중재부와;

상기 노드 중재부에서 발생되는 중재클럭을 카운트하고 그 카운트 값과 자신의 슬롯 ID를 비교하여 일치하는 시점에서 전송할 패킷 데이터를 송신하는 노드부로 이루어짐을 특징으로 한다.

상기에서, 노드 중재부는 상기 노드부에서 얻어지는 버스 중재 신호를 카운팅 하는 카운터와; 상기 카운터에서 출력되는 카운터 값에 따라 다수개의 노드부내의 카운터 동작이 동기 되도록 하는 동기 클럭을 발생하는 동기클럭 발생부와; 상기 다수개의 노드부가 패킷을 송신토록 하는 중재클럭을 발생해주는 중재클럭 발생부와; 상기 노드부로부터 발생되는 버스 중재 신호를 검출하여 노드부의 동작 에러를 검출하는 에러 검출부로 구성된다.

또한, 상기 노드부는 상기 노드 중재부에서 얻어지는 중재 클럭과 동기 클럭을 카운트하는 카운터와; 상기 카운터에서 출력되는 카운터 값과 자신의 슬롯 ID를 비교하는 비교부와; 상기 중재 클럭에 동기 되게 동작하고 송신 요구 신호와 자신의 송신 타임임을 알리는 신호에 따라 자신의 송신 신호를 유지시키는 래치부와; 상기 래치부에서 출력되는 자신의 송신 신호와 상기 비교부에서 출력되는 자신의 송신 타임 신호를 논리 연산하는 논리연산부와; 상기 논리연산부에서 출력되는 신호를 상기 중재 클럭에 동기 시켜 버스 중재 신호를 발생하는 플립플롭으로 이루어진다.

상기에서, 논리연산부는 상기 래치부에서 출력되는 자신의 송신 신호와 상기 비교부에서 출력되는 자신의 송신 타임 신호를 논리합 하는 논리합소자로 구성된 것을 특징으로 한다.

도 1 은 종래 패킷 통신 시스템 개략 구성도,

도 2 는 본 발명에 의한 멀티드롭 통신 시스템의 개략 구성도,

도 3 은 본 발명에 의한 멀티드롭 통신 시스템의 송신 중재장치 블록 구성도.

<도면의 주요 부분에 대한 부호의 설명>

10:노드 중재부 11:카운터

12:동기클럭 발생부 13:중재클럭 발생부

14:에러 검출부 20:노드부

21:카운터 22:비교부

23:래치부 24:논리연산부

25:플립플롭

이하, 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

첨부한 도면 도2는 본 발명에 의한 멀티드롭 통신 시스템의 송신 중재장치 전체를 개략적으로 보여주는 개략 구성도 이다.

이에 도시된 바와 같이, 기지국 인터커넥션 네트워크(4)와, 상기 기지국 인터커넥션 네트워크(4)로부터 수신되는 패킷의 어드레스를 검색하여 자신의 디지털 유니트 블록으로 전달되는 것이면 이를 수용하여 해당 노드에 전달해주고, 자신의 디지털 유니트 블록에 전달되는 패킷이 아닐 경우에는 이를 차단하는 기능과 각 노드에서 전송되는 패킷을 상기 기지국 인터커넥션 네트워크(4)에서 얻어지는 동기 클럭에 맞춰 상기 기지국 인터커넥션 네트워크(4)로 송신해주는 기능을 갖는 송, 수신 모니터부(5)와, 다수개의 노드의 송신을 중재해주는 중재부(6)와, 상기 송, 수신 모니터부(5)와 중재부(6) 사이에 존재하는 버스에 연결된 다수개의 노드부(7)로 구성된다.

여기서 다수개의 노드부(7)내의 각 노드는 패킷을 수신할 때 사용되며 자신의 어드레스나 브로드캐스팅, TOD(Time Of Day) 패킷만 통과시키는 필터링 기능을 갖는 어드레스 필터(a)와, 카운터(b)와, 카운터 값과 슬롯 번호를 비교하는 비교기(c)와, HDLC(d)로 구성된다.

이와 같이 구성된 본 발명에 의한 멀티드롭 통신 시스템은, 중재부(6)에서 전체 노드로 카운터 동작용 중재 클럭, 동기 클럭을 전송해주게 되고, 각 노드들은 내부의 카운터(b)를 동작시켜 자신의 슬롯 번호와 상기 카운터(b)의 카운트 값을 비교하여 일치하면서 송신 데이터가 있을 경우 자신이 송신할 차례임을 알려주는 버스중재신호를 각 노드로 보내어 자신의 송신이 끝날 때까지 다른 노드의 카운터 동작을 멈추게 하는 작용을 한다.

상기와 같은 본 발명의 개념을 실제 구현한 장치인 본 발명에 의한 멀티드롭 통신 시스템의 송신 중재 장치는 첨부한 도면 도3과 같다.

이에 도시된 바와 같이, 중재 클럭(ACLK), 동기 클럭(ASS)을 생성하여 각 노드에 전달해주며 상기 각 노드의 패킷 전송 상태를 검출하여 상기 각 노드의 패킷 전송을 중재해주는 노드 중재부(10)와; 상기 노드 중재부(10)에서 발생되는 중재클럭(ACLK)을 카운트하고 그 카운트 값과 자신의 슬롯 ID를 비교하여 일치하는 시점에서 전송할 패킷 데이터를 송신하는 노드부(20)로 구성된다.

상기에서, 노드 중재부(10)는 상기 노드부(20)에서 얻어지는 버스 중재 신호(BAS)의 제어에 의해 중재클럭(ACLK)을 카운팅 하는 카운터(11)와; 상기 카운터(11)에서 출력되는 카운터 값에 따라 다수개의 노드부내의 카운터 동작이 동기 되도록 하는 동기 클럭(ASS)을 발생하는 동기클럭 발생부(12)와; 상기 다수개의 노드부(20)가 패킷을 송신토록 하는 중재클럭(ACLK)을 발생해주는 중재클럭 발생부(13)와; 상기 노드부(20)로부터 발생되는 버스 중재 신호(BAS)를 검출하여 노드부(20)의 동작 에러를 검출하는 에러 검출부(14)로 구성된다.

또한, 상기 노드부(20)는 상기 노드 중재부(10)에서 얻어지는 동기 클럭(ASS)의 제어에 의해 중재 클럭(ACLK)을 카운트하는 카운터(21)와; 상기 카운터(21)에서 출력되는 카운터 값과 자신의 슬롯 ID를 비교하는 비교부(22)와; 상기 중재 클럭에 동기 되게 동작하고 송신 요구 신호(Tx-req)와 자신의 송신 타임임을 알리는 신호(My-turn)에 따라 자신의 송신 신호(My-Tx)를 유지시키는 래치부(23)와; 상기 래치부(23)에서 출력되는 자신의 송신 신호와 상기 비교부(22)에서 출력되는 자신의 송신 타임 신호를 논리 연산하는 논리연산부(24)와; 상기 논리연산부(24)에서 출력되는 신호를 상기 중재 클럭(ACLK)에 동기 시켜 버스 중재신호(BAS)를 발생하는 플립플롭(25)으로 구성된다.

상기에서 논리연산부(24)는 상기 래치부(23)에서 출력되는 자신의 송신 신호와 상기 비교부(22)에서 출력되는 자신의 송신 타임 신호를 논리합 하여 그 결과신호를 출력하는 논리합소자로 구성된다.

이와 같이 구성된 본 발명에 의한 멀티드롭 통신 시스템의 송신 중재 장치는, 먼저 노드 중재부(10)내의 동기클럭 발생부(12)에서 모든 노드가 자신이 송신할 차례를 알기 위해 카운터를 동작시키는데 이 카운터의 동작을 모든 노드가 동기 되어 동작토록 해주는 동기 클럭(ASS)을 생성하여 각 노드에 전달해주게 되고, 아울러 중재클럭 발생부(13)는 모든 노드가 이 클럭에 동기 되어 패킷을 송신토록 하는 중재클럭(ACLK)을 발생하여 각 노드에 전달해주게 된다.

이러한 동기 클럭(ASS)과 중재 클럭(ACLK)을 전송 받은 각 노드, 즉 노드부(20)는 카운터(21)에서 상기 중재 클럭(ACLK)을 카운팅 하여 그 카운트 값을 비교부(22)에 전달해준다.

그러면 상기 비교부(22)는 상기 카운터(21)에서 출력되는 카운트 값과 자신의 슬롯 ID(Slot-ID)를 비교하여 같으면 자신이 패킷 전송할 차례이므로 자신의 송신 타임임을 알리는 신호(My-turn)를 발생하여 논리연산부(24)에 전달해준다.

상기 논리연산부(24)는 이 My-turn신호와 래치부(23)에서 전송되는 전송할 패킷 데이터가 존재한다는 신호인 My-Tx를 논리합 하여 그 결과치를 플립플롭(25)에 전송해준다.

그러면 상기 플립플롭(25)은 그 신호를 상기 중재 클럭(ACLK)에 동기 시켜버스 중재 신호(BAS)를 발생하게 된다.

여기서 버스 중재 신호(BAS)는 모든 노드가 자신의 슬롯 번호와 카운트 값이 동일할 때마다 하이로 띄우는 신호로서, 자신의 전송 차례이고 전송할 패킷이 있을때는 패킷 전송이 끝날 때까지 이 신호를 하이로 띄워 다른 노드의 카운터 동작을 홀딩(Holding)시키며, 전송할 패킷이 없을 때는 1중재클럭(1ACLK)주기 동안만 하이로 띄운다.

즉, 전송할 패킷이 없어도 상기 중재클럭(ACLK)의 1클럭주기 동안은 버스 중재 신호(BAS)를 출력하게 되며, 이때 각 노드의 카운터는 계속 동작한다.

만약, 전송할 패킷이 있다면 래치부(23)에서 My-Tx신호를 하이신호로 계속 유지하여 플립플롭(25)에서 출력되는 버스 중재 신호가 유지되도록 한다.

이 버스 중재 신호가 자신의 카운터뿐만 아니라 다른 노드로 보내어져 카운터 동작을 홀딩 시킨다.

또한 상기 버스 중재 신호(BAS)는 패킷전송이 끝날 때까지 유지되며, 패킷 전송이 끝나면 송신 요구신호인 Tx-req신호가 로우로 천이 되어 상기 버스 중재 신호(BAS)가 로우가 되어 홀딩된 카운터가 다시 동작토록 하며, 자신의 노드의 동작은 종료하고 다음 노드가 동작토록 한다.

그리고 상기 카운터(21)의 카운트 값이 '0"일 때는 0슬롯의 채널 카드(CDCA-A1)가 전송할 차례이고 10이 되면 마지막으로 SRCA-A1이 전송할 차례가 된다. 그리고 나서 다시 '0"슬롯의 CDCA-A1로 되돌아가야 하므로 카운트 값이 11이 되면 바로 동기클럭(ASS)을 출력하여 카운터를 리세트 시켜 카운트 값이 "0"부터 시작토록 한다.

한편, 노드 중재부(10)내의 에러 검출부(14)는 해당 노드로부터 버스 중재 신호(BAS)가 발생해야되는데 이 버스 중재 신호가 발생하지 않으면 카운트 값에 해당하는 노드에 장애가 발생된 경우이므로 에러 발생을 인터럽트(Error INT)로 시스템 전체 동작을 제어하는 제어부(도면에는 도시하지 않았음)에 알려준다.

그리고 가장 긴 패킷 길이인 256바이트를 전송할 시간보다 더 오랫동안 하나의 노드로부터 버스 중재 신호(BAS)가 유지되는 경우에도 롱 패킷 에러를 인터럽트로 상기 제어부에 전달해주게 된다.

이상에서 상술한 바와 같이 본 발명은, 패킷 통신을 할 때 기존의 라우터 구조보다 더욱 간단한 시스템 구성으로 동일한 전송 속도를 유지할 수 있어 부품수 절감으로 개발비용을 줄일 수 있으며, 또한 시스템 구성이 용이해 오류수정도 용이해지는 이점이 있다.

Claims (2)

1. 각 노드의 패킷 전송을 중재해주는 노드 중재부와 전송할 패킷 데이터를 송신하는 노드부로 이루어진 멀티드롭(Multidrop) 통신 시스템에 있어서,

   상기 노드 중재부는,

   각 노드에서 출력되는 버스 중재 신호에 따라 중재 클럭을 카운팅하는 카운터, 상기 카운터에서 출력되는 카운터값에 따라 노드부내의 카운터 동작이 동기 되도록 하는 동기 클럭을 발생하는 동기클럭 발생부, 상기 노드부가 패킷을 송신토록 하는 중재클럭을 발생해주는 중재클럭 발생부, 상기 노드부로부터 발생되는 버스 중재신호를 검출하여 노드부의 동작 에러를 검출하는 에러 검출부로 구성되어, 각 노드에서 출력되는 버스 중재 신호의 상태에 따라 상기 각 노드의 패킷 전송을 중재해주고,

   상기 노드부는,

   상기 노드 중재부에서 얻어지는 중재 클럭을 카운팅하는 카운터, 상기 카운터에서 출력되는 카운터값과 자신의 슬롯 ID를 비교하는 비교부, 상기 중재 클럭에 동기되게 동작하고 송신 요구 신호와 자신의 송신 시간임을 알리는 신호에 따라 자신의 송신 신호를 유지시키는 래치부, 상기 래치부에서 출력되는 자신의 송신 신호와 상기 비교부에서 출력되는 자신의 송신 시간 신호를 논리 연산하는 논리연산부, 상기 논리연산부에서 출력되는 신호를 상기 중재 클럭에 동기시켜 버스 중재 신호를 발생하는 플립플롭으로 구성되어, 전송할 패킷 데이터를 송신하는 것을 특징으로 하는 멀티드롭 통신 시스템의 송신 중재장치.
2. 제1항에 있어서, 상기 논리연산부는, 상기 래치부에서 출력되는 자신의 송신신호와 상기 비교부에서 출력되는 자신의 송신 시간 신호를 논리합하는 논리합소자로 구성된 것을 특징으로 하는 멀티드롭 통신 시스템의 송신 중재장치.

Images