KR100261074B1 - 통신 중계기에서의 보오 속도 보정방법 및 장치 - Google Patents

Abstract

본 발명은 통신 중계기에서의 보오 속도 보정방법 및 장치에 관한 것으로서, 통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 시작비트검출기；

상기 시작비트 검출신호에 의거한 시작 신호와 소정의 종료 신호에 의거하여 계수를 수행하는 16 비트 카운터；

상기 16 비트 카운터가 계수하는 동안, 16 비트를 주기로 동기신호를 발생시키는 샘플링동기신호 발생기；

상기 동기신호에 의거하여, 16비트를 계수 주기로 하고 통신 데이터의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 8 비트 '1' 카운터；

상기 8비트 '1' 카운터의 소거(clear)회수가 상기 동기신호 발생회수와 같은지를 비교하여 송신 신호를 전송하는 디지털 비교기；

그리고 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 송신허가신호 발생기；를 포함한 것을 그 특징으로 하여, 수신 신호의 보오속도(Baud rate)를 정확히 유지시킴에 따라 잡음과 클럭오차에 의한 오류를 예방할 수 있다.

Description

통신 중계기에서의 보오 속도 보정방법 및 장치

제1도는 UART 사양에 따른 통신 프레임의 구조를 나타낸 도면이다.

제2도는 UART 사양에 따른 통신 데이터 1 바이트의 구조를 나타낸 도면이다.

제3도는 본 발명에 따른 보오속도 보정기를 적용한 RS-485 통신 중계기를 도해한 블럭도이다.

제4도는 본 발명에 따른 보오속도 보정기를 도해한 개괄적 블럭도이다.

제5도는 제4도의 보오속도 보정기를 구현하기 위한 각 부의 타이밍도이다.

제6도는 RS-485 중계기에서의 종단저항 연결을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1a : 통신 프레임(1 frame) lb : 1 바이트(byte)의 데이터(data)

lc : 바이트 간격(gap) 3a : 제1선로 수신기

3b : 제1선로 송신기 3c : 보오속도 보정기

3d : 방향선택기 3e : 제2선로 송신기

3f : 제2선로 수신기 4a : 선로 수신기

4b : 시작비트 검출기 4c : 16비트 카운터

4d : 샘플링 동기신호 발생기 4e : 8비트 '1'카운터

4f : 비교기 4g : 송신허가신호 발생기

4h : 선로송신기

본 발명은 통신 중계기에서의 보오 속도 보정방법 및 장치에 관한 것이다.

예를 들어, RS-485는 비동기 직렬 데이터통신(Asynchronous Serial Data Communication)에 관련되는 인터페이스(interface)이다. 이러한 RS-485를 이용한 데이터 통신에 있어서, 통신거리를 연장하기 위해서는 여러대의 통신 중계기가 필요하다. 통신거리가 연장된 경우에 공통적으로 발생되는 현상은, 통신 선로상의 잡음(noise)과 클럭(clock)오차로 인하여 보오 속도(Baud rate)가 일정하게 유지되지 못한다는 점이다. 이와 같은 현상에 대응하기 위하여 종래의 통신 중계기에서는, 통신 데이터의 중앙 비트를 래치(latch)하여 잡음으로 인한 오류(error)여부를 판단한다. 중앙 비트가 오류로 판단되는 경우에는 해당되는 데이터는 복구되지 못하게 하고, 정상으로 판단되는 경우에는 해당되는 데이터는 복구되어 전송한다. 그러나 이러한 방식으로는 잡음에 의한 오류를 사전에 방지하지 못함에 따라, 잡음이 많은 통신 선로에서는 잦은 오류 처리로 인하여 원활한 데이터 통신을 할 수 없다는 문제점을 안고 있다.

본 발명은 상기와 같은 문제점을 감안해서 창안된 것으로, RS-485 중계기에서 수신 신호의 보오속도(Baud rate)를 정확히 유지시킴에 따라 잡음과 클럭오차에 의한 오류를 예방할 수 있는 보오 속도 보정방법 및 장치를 제공하는 데에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 통신 중계기에서의 보오 속도 보정방법은,

통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 단계；

상기 시작비트 검출신호를 이용하여 16비트 카운터(counter)의 시작신호를 발생시키는 단계；

상기 16 비트 카운터가 소정의 회수를 계수하고 종료 신호를 발생시키는 단계；

상기 16 비트 카운터가 계수하는 동안, 16 비트를 주기로 동기신호를 발생시키는 단계;

상기 동기신호에 의거하여, 8비트 '1'카운터가 16 비트를 계수 주기로 하고 통신 데이터의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 단계；

상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 단계；

그리고 상기 송신허가신호가 선로 송신기에 입력되는 시점에서, 상기 송신 신호가 전송되는 단계；를 포함한 것을 그 특징으로 한다.

또한 상기 목적을 달성하기 위하여 본 발명에 의한 통신 중계기에서의 보오 속도 보정장치는, 통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 시작비트검출기；

상기 시작비트 검출신호에 의거한 시작 신호와 소정의 종료 신호에 의거하여 계수를 수행하는 16비트 카운터；

상기 16비트 카운터가 계수하는 동안, 16 비트를 주기로 동기신호를 발생시키는 샘플링동기신호 발생기；

상기 동기신호에 의거하여, 16 비트를 계수를 주기로 하고 통신데이터의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 8비트 '1' 카운터；

상기 8비트 '1' 카운터의 소거(clear)회수가 상기 동기신호 발생회수와 같은지를 비교하여 송신 신호를 전송하는 디지털 비교기；

그리고 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 송신허가신호 발생기；를 포함한 것을 그 특징으로 한다.

다음은 첨부된 도면을 참조하면서 본 발명에 따른 실시예를 설명하기로 한다. 본 실시예에서는 RS-485 인터페이스에 적합한 UART(Universal Asynchronous Receiver Transmitter)의 사양을 따르기로 한다.

제1도는 UART 사양에 따른 통신 프레임의 구조를 나타낸 도면이다. 제1도에서 la는 통신 프레임(frame)으로서 한 단위의 프레임을 나타낸다. lb는 한 바이트(byte)의 데이터이고, lc는 바이트 간격(gap)이다.

프레임이란, 수신측에서 하나의 정보 단위로 구별할 수 있는 기본 구조를 의미한다. 제1도에 도시된 바와 같이, 하나의 프레임은 몇 개의 바이트로 구성되어 있다.

제2도는 UART 사양에 따른 통신 데이터 1 바이트의 구조를 나타낸 도면이다. 시작 비트(start bit)는 데이터 전송에 있어서 데이터의 시작을 나타내기 위한 비트이다. 단어 길이(word length)는 한 바이트의 데이터에 있어서 순수한 정보의 비트 수를 의미한다. 패리티 비트(parity bit)는, 부호화된 데이터 즉, 단어(word)의 오류(error)검출을 위해 '1'의 비트의 총합(패리티 비트 포함)이 항상 짝수 또는 홀수가 되도록 비트열에 추가하는 검사용 비트를 말한다. 정지 비트(stop bit)란 비동기 전송에 있어서 한 바이트의 전송이 끝남을 알려주기 위한 비트를 말한다.

제3도는 본 발명에 따른 보오속도 보정기를 적용한 RS-485 통신 중계기를 도해한 블록도이다. 제3도에서 3a는 제1선로측의 테이터를 수신하는 제1선로 수신기, 3b는 제2선로측의 데이터를 제1선로측으로 송신하는 제1선로 송신기, 3c는 본 발명에 따른 보오속도 보정기, 3d는 통신의 방향을 선택하여 데이터를 수용하고 전송하여 주는 방향선택기, 3e는 제1선로측의 데이터를 제2선로측으로 송신하는 제2선로 송신기, 그리고 3f는 제2선로측의 데이터를 수신하는 제2선로 수신기이다.

제3도를 중심으로 신호 흐름을 살펴 보면 다음과 같다.

먼저 제1 선로측에서 제2 선로측으로 송신되는 경우를 살펴보기로 한다. 제1 선로 수신기(3a)에 수신된 데이터 신호는 보오속도 보정기(3c)와 방향선택기(3d)에 각각 입력된다. 보오속도 보정기(3c)에 입력된 데이터 신호는 내부의 작용에 의하여 보정된 신호로써 제2 선로 송신기(3e)에 입력된다. 한편 방향선택기(3d)에서 출력된 제어신호는 제2 선로 송신기(3e)에 전송되고, 보오속도 보정기(3c)에서 보정된 데이터 신호가 제2선로측으로 전송된다.

제1선로측에서 제2선로측으로 송신되는 경우에도 상기와 같은 단계를 거치게 된다. 상술하면, 먼저 제2선로 수신기(3f)에 수신된 데이터 신호는 보오속도 보정기(3c)와 방향선택기(3d)에 각각 입력된다. 보오속도 보정기(3c)에 입력된 데이터 신호는 내부의 작용에 의하여 보정된 데이터 신호로 변환되어 제1선로 송신기(3b)에 입력된다. 한편 방향선택기(3d)에서 출력된 제어신호는 제1선로 송신기(3b)에 전송되고, 보오속도 보정기(3c)에 의하여 보정된 데이터신호는 제1선로측으로 전송된다.

제4도는 본 발명에 따른 보오속도 보정기를 도해한 개괄적 블록도이다. 제4도에서는 데이터 신호가 제1 선로측에서 제2 선로측으로 송신되는 경우의 신호 흐름이 도시되어 있다. 제4도에서, 4a는 데이터를 수신하는 수신기; 4b는 통신 데이터의 시작 비트를 검출하여 시작비트 검출신호를 발생시키는 시작비트검출기; 4c는 상기 시작비트 검출신호에 의거한 시작 신호와 소정의 종료 신호에 의거하여 계수를 수행하는 16비트 카운터; 4d는 상기 16비트 카운터가 계수하는 동안, 16비트를 주기로 동기신호를 발생시키는 샘플링동기신호 발생기; 4e는 상기 동기신호에 의거하여, 16비트를 계수 주기로 하고 통신 데이터의 비트수에 맞는 회수만큼 통신 데이터를 출력하는 8 비트 '1'카운터; 4f는 상기 8 비트 '1' 카운터의 소거(clear)회수가 상기 동기신호 발생회수와 같은지를 비교하여 송신 데이터 신호를 발생시키는 디지탈 비교기; 4g는 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 송신허가신호 발생기; 그리고 4h는 상기 송신신호와 송신허가신호의 조건이 만족하였을 때 상기 방향선택기의 데이터를 송신하는 선로송신기이다.

제5도는 제4도의 보오속도 보정기를 구현하기 위한 각 부의 타이밍도이다. 제5도에서, 제1신호는 통신 데이터를 16배의 보오속도로써 표본추출(sampling)하기 위한 샘플링클럭(sampling clock); 제2신호는 상기 선로수신기(4a)에서 출력되어 시작비트검출기(4b)와 방향선택기(4h)에 입력되어지는 통신 데이터신호; 제3신호는 상기 시작비트검출기(4b)에서 출력되어지는 시작비트 검출신호; 제4신호는 상기 16 비트 카운터(4c)가 소정의 회수를 계수하고 발생하는 종료 신호；제5신호는 상기 송신허가신호 발생기에서 출력되어지는 송신허가신호；제6신호는 상기 시작비트 검출신호를 7비트 이동(shift)한 후 반전(inverting)시킨 16비트 카운터(4c)의 계수(count)시작신호；제7신호는 상기 16비트 카운터(4c)의 시작신호(제6신호)와 상기 종료신호(제4신호)에 의해 이루어지는 카운터 유효(enable)신호； 제8신호는 상기 16비트 카운터(4c)의 시작신호(제6신호)가 카운터 내부에서 실제 적용되는 계수(count)시작신호；제9신호는 상기 16비트 카운터(4c)의 계수(count)값；제10신호는 16비트 카운터의 값이 nF(H) {n=0,1,2,...., nF(H) = 0F(H), 1F(H), 2F(H),...}일 때 발생되는 신호, 제11신호는상기 제8신호와 제10신호가 조합된 8비트 카운터(4e)의 샘플링 동기신호；제12신호는 8비트 카운터(4e)의 계수(count) 값； 그리고 제13신호는 상기 선로송신기(4i)에서 출력되어지는 보정된 데이터 신호이다.

제4도와 제5도를 중심으로 본 실시예에 따른 동작 과정을 살펴보기로 한다. 먼저 시작비트검출기(4a)에서는 선로수신기(4a)에서 전달받은 데이터 신호(제2신호)를 이동(shift)시킨 후 그 조합으로써 시작비트 검출신호(제3신호)를 송신허가신호발생기(4g)에 출력한다. 여기서 데이터 신호(제2신호)의 시작 비트가 샘플링 클럭(제1신호) 주기의 7/16 이내의 신호일 경우에는 시작 비트로 인정하지 않는다. 이렇게 함으로써 잡음(noise)에 의한 통신 오류(error)를 줄일 수 있게 된다. 또한 시작비트검출기(4a)에서는 시작비트 검출신호(제3신호)를 7비트 이동시킨 후 반전시켜서 16비트 카운터(4c)의 시작신호(제6신호)를 출력한다.

16 비트 카운터 (4c)에서는 계수값이 다음의 값과 같을 때, 계수(count)를 중단하고 종료신호(제4신호)를 발생시킨다. 즉,

T = 16 (N_W+N_p+N_s-1)

T : 16비트 카운터(4C)의 종료시간,

N_w: 통신 데이터의 워드(word) 비트 수,

N_p: 패리티 비트의 수,

N_s: 시작 비트의 비트 수.

송신허가신호발생기(4g)에서는, 시작비트검출기(4b)로부터 입력되는 시작비트 검출신호(제3신호)와 16비트 카운터(4c)로부터 입력되는 종료신호(제4신호)를 조합하여 송신허가신호(제5신호)를 출력한다. 상기 송신허가신호(제5신호)는 선로송신기(4i)를 인에어블(enable)시키는 하나의 조건 신호가 된다.

샘플링동기신호 발생기(4d)에서는, 상기 16 비트 카운터의 시작신호(제8신호)와 16비트 카운터의 값이 nF(H) {n=0,1,2,...nF(H) =0F(H),1F(H),2F(H)...} 일 때 발생되는 신호(제10신호)를 조합하여 샘플링 동기신호(제11신호)를 발생시킨다. 상기 제10신호는 8비트 '1' 카운터(4e)의 클리어(clear)로써 적용된다.

8비트 '1'카운터(4e)에서는, 수신 데이터 신호(제2신호)의 값이 '1'일 경우에만 계수값이 증가하게 된다. 8비트 '1'카운터(4e)에서 계수된 값은 비교기(4f)에서 십진수로 '7' 이상이면 '1'을 래치(latch)하고, 그렇지 않으면 '0'을 래치 한다. 이 래치된 신호(제13신호)는 선로송신기(4h)에 입력되는 송신허가신호(제5신호)의 인에이블(enable)기간동안 전송되게 된다.

제6도는 RS-485 중계기에서의 종단저항 연결을 나타낸 도면이다. 제6도에서 A 와 B는 통신 선로의 종단을 나타낸다. 제6도와 같은 종단 저항 연결은, 통신 선로상에 데이터의 교환이 없는(silence) 기간 동안 논리 '1'을 유지하게 하여 시작비트의 검출과 정지비트의 발생에 오류가 없도록 작용한다. 이렇게 함으로써, 통신거리를 충분히 연장할 수 있게 된다.

이상 설명된 바와 같이 본 발명에 따른 통신 중계기에서의 보오속도 보정 방법 및 장치에 의하면, 수신 신호의 보오속도(Baud rate)를 정확히 유지시킴에 따라 잡음과 클럭오차에 의한 오류를 예방할 수 있다.

Claims (8)

1. 통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 단계；상기 시작비트 검출신호를 이용하여 16비트 카운터(counter)의 시작신호를 발생시키는 단계；상기 16비트 카운터가 소정의 회수를 계수하고 종료 신호를 발생시키는 단계；상기 16비트 카운터가 계수하는 동안, 16비트를 주기로 동기신호를 발생시키는 단계; 상기 동기신호에 의거하여, 8비트 '1'카운터가 16비트를 계수 주기로 하고 통신 데이터의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 단계； 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 단계； 그리고 상기 송신허가신호가 선로 송신기에 입력되는 시점에서, 상기 송신 신호가 전송되는 단계；를 포함한 것을 그 특징으로 하는 통신 중계기에서의 보오 속도 보정 방법．
2. 제1항에 있어서， 상기 시작비트 검출신호를 발생시키는 단계가, 샘플링 클럭 주기의 7/16 이내의 신호일 경우에는 시작비트로 인정하지 않는 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정방법．
3. 제1항에 있어서, 상기 16비트 카운터의 시작신호가, 상기 시작비트 검출신호를 7비트 이동(shift)한 후, 반전시킨 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정방법.
4. 제1항에 있어서, 상기 16비트 카운터의 종료신호를 발생시키는 단계가, 상기 16비트 카운터의 계수값이 다음의 값과 같을 때 종료신호를 발생시키는 것을 특징으로 하는 통신 중계기에서의 보오속도 보정방법.

   T = 16 (N_w+N_p+N_s-1)

   T : 16비트 카운터(4C)의 종료시간,

   N_w: 통신 데이터의 워드(word) 비트수,

   N_p: 패리티 비트의 수,

   N_s: 시작 비트의 비트수.
5. 통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 시작비트검출기； 상기 시작비트 검출신호에 의거한 시작 신호와 소정의 종료 신호에 의거하여 계수를 수행하는 16비트 카운터； 상기 16비트 카운터가 계수하는 동안, 16비트를 주기로 동기신호를 발생시키는 샘플링동기신호 발생기；상기 동기신호에 의거하여, 16비트를 계수 주기로 하고 통신 데이터의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 8비트 '1'카운터； 상기 8비트 '1'카운터의 소거(clear)회수가 상기 동기신호 발생회수와 같은지를 비교하여 송신 신호를 전송하는 디지털 비교기； 그리고 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 송신허가신호 발생기；를 포함한 것을 그 특징으로 하는 통신 중계기에서의 보오 속도 보정장치．
6. 제5항에 있어서, 상기 시작비트 검출기가, 샘플링 클럭 주기의 7/16 이내의 신호일 경우에는 시직비트로 인정하지 않는 것을 특징으로 하는 통신중계기에서의 보오 속도 보정장치．
7. 제5항에 있어서, 상기 16비트 카운터의 시작신호가, 상기 시작비트 검출신호를 7비트 이동(shift)한 후, 반전시킨 것을 특징으로 하는 통신 중계기에서의 보오속도 보정장치．
8. 제5항에 있어서, 상기 16비트 카운터의 종료신호가, 상기 16비트 카운터의 계수값이 다음의 값과 같을 때 발생되는 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정장치．

   T = 16 (N_w+N_p+N_s-1)

   T : 16비트 카운터(4C)의 종료시간,

   N_w: 통신 데이터의 워드(word) 비트수,

   N_p: 패리티 비트의 수,

   N_s: 시작 비트의 비트수.