JP2960818B2 - プロセッサのリセット方式 - Google Patents
プロセッサのリセット方式Info
- Publication number
- JP2960818B2 JP2960818B2 JP18239092A JP18239092A JP2960818B2 JP 2960818 B2 JP2960818 B2 JP 2960818B2 JP 18239092 A JP18239092 A JP 18239092A JP 18239092 A JP18239092 A JP 18239092A JP 2960818 B2 JP2960818 B2 JP 2960818B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- reset
- processor
- bit
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサのリセット
方式に係り、特に、ＡＴＭ交換機または多重化装置等の
ＡＴＭ通信装置におけるプロセッサを通話路を介してリ
セットするプロセッサのリセット方式に関する。
方式に係り、特に、ＡＴＭ交換機または多重化装置等の
ＡＴＭ通信装置におけるプロセッサを通話路を介してリ
セットするプロセッサのリセット方式に関する。
【０００２】
【従来の技術】一般に、ＡＴＭ交換機または多重化装置
等のＡＴＭ通信装置あるいはＡＴＭ通信装置間の通話路
を用いてプロセッサ間通信を行っているシステムにおけ
る相手プロセッサのリセットは、送信側プロセッサから
送られるリセット用命令を相手プロセッサが認識して実
行することにより実行されている。
等のＡＴＭ通信装置あるいはＡＴＭ通信装置間の通話路
を用いてプロセッサ間通信を行っているシステムにおけ
る相手プロセッサのリセットは、送信側プロセッサから
送られるリセット用命令を相手プロセッサが認識して実
行することにより実行されている。
【０００３】この種の従来技術として、例えば、ＴＴＣ
標準ＪＴ−Ｘ２５等により標準化された技術が知られて
いる。この従来技術は、リセット指示を行うパケットフ
ォーマットが決められており、リセットされるプロセッ
サがこのフレームを識別してリセット処理を実行するも
のである。
標準ＪＴ−Ｘ２５等により標準化された技術が知られて
いる。この従来技術は、リセット指示を行うパケットフ
ォーマットが決められており、リセットされるプロセッ
サがこのフレームを識別してリセット処理を実行するも
のである。
【０００４】
【発明が解決しようとする課題】前記従来技術は、プロ
セッサがリセット状態になるためには、リセットされる
プロセッサが、リセット指示のフレームを識別する必要
があり、そのプロセッサが暴走等を生じている場合に
は、このリセット信号の受付を行うことができず、プロ
セッサをリセットすることができないという問題点を有
している。
セッサがリセット状態になるためには、リセットされる
プロセッサが、リセット指示のフレームを識別する必要
があり、そのプロセッサが暴走等を生じている場合に
は、このリセット信号の受付を行うことができず、プロ
セッサをリセットすることができないという問題点を有
している。
【０００５】本発明の目的は、前記従来技術の問題点を
解決し、プロセッサの状態を問わずプロセッサをリセッ
トすることのできるプロセッサのリセット方式を提供す
ることにある。
解決し、プロセッサの状態を問わずプロセッサをリセッ
トすることのできるプロセッサのリセット方式を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明によれば前記目的
は、ＡＴＭ通信装置内あるいはＡＴＭ通信装置間で、通
話路を通してプロセッサ間の通信を行うシステムにおい
て、セルに予め定めたパターンを付加してリセット用セ
ルを送信する手段を送信プロセッサ側に備え、前記通話
路を通して送られてきた前記リセット用セルを検出して
受信プロセッサをリセットする手段を前記受信プロセッ
サ側に備え、前記リセット用セルが、ヘッダチェック誤
りとなるリセット用セルであることにより達成される。
は、ＡＴＭ通信装置内あるいはＡＴＭ通信装置間で、通
話路を通してプロセッサ間の通信を行うシステムにおい
て、セルに予め定めたパターンを付加してリセット用セ
ルを送信する手段を送信プロセッサ側に備え、前記通話
路を通して送られてきた前記リセット用セルを検出して
受信プロセッサをリセットする手段を前記受信プロセッ
サ側に備え、前記リセット用セルが、ヘッダチェック誤
りとなるリセット用セルであることにより達成される。
【０００７】
【作用】本発明は、リセット信号をセルにより送信して
いるので、プロセッサ間通信信号と同様にリセット信号
を通話路を用いて送信することができ、また、受信側で
プロセッサとは別の回路がリセットセルを識別してプロ
セッサをリセットすることができるので、プロセッサの
状態によらずプロセッサのリセットを行うことができ
る。さらに、リセットセルとしてヘッダチェック誤りと
なるリセット用セルを使用しているので、特別なリセッ
ト用のセルを不要とすることができ、しかも、ヘッダチ
ェック誤りの検出により、容易にヘッダチェック誤りを
持つセルが公衆網に送信されないようにすることができ
る。
いるので、プロセッサ間通信信号と同様にリセット信号
を通話路を用いて送信することができ、また、受信側で
プロセッサとは別の回路がリセットセルを識別してプロ
セッサをリセットすることができるので、プロセッサの
状態によらずプロセッサのリセットを行うことができ
る。さらに、リセットセルとしてヘッダチェック誤りと
なるリセット用セルを使用しているので、特別なリセッ
ト用のセルを不要とすることができ、しかも、ヘッダチ
ェック誤りの検出により、容易にヘッダチェック誤りを
持つセルが公衆網に送信されないようにすることができ
る。
【０００８】
【実施例】以下、本発明によるプロセッサのリセット方
式を図面により詳細に説明する。
式を図面により詳細に説明する。
【０００９】図１は本発明の第１の実施例によるＡＴＭ
交換機の構成を示すブロック図、図２は通信シーケンス
を説明する図、図３はセルフォーマットの例を説明する
図である。図１において、１０１は中央処理装置、１０
２はスイッチ装置、１０３は回線対応インタフェース装
置、１０４はターミナルプロセッサ、１１１はメインプ
ロセッサ、１１２はリセットセル生成部、１１４はセレ
クタ、１１５はアセンブル部、１２１はドロッパ部、１
３１はリアセンブル部、１３３はリセットセルモニタ
部、４０２は公衆網である。
交換機の構成を示すブロック図、図２は通信シーケンス
を説明する図、図３はセルフォーマットの例を説明する
図である。図１において、１０１は中央処理装置、１０
２はスイッチ装置、１０３は回線対応インタフェース装
置、１０４はターミナルプロセッサ、１１１はメインプ
ロセッサ、１１２はリセットセル生成部、１１４はセレ
クタ、１１５はアセンブル部、１２１はドロッパ部、１
３１はリアセンブル部、１３３はリセットセルモニタ
部、４０２は公衆網である。
【００１０】本発明の第１の実施例によるＡＴＭ交換機
は、交換機の管理、呼制御等を行う中央処理装置（以
下、ＣＰＵという）１０１、ＡＴＭレイヤでのセルの交
換を行うスイッチ装置（以下、ＳＷという）１０２、及
び、回線対応のインタフェース装置（以下、ＬＩＦとい
う）１０３より構成される。
は、交換機の管理、呼制御等を行う中央処理装置（以
下、ＣＰＵという）１０１、ＡＴＭレイヤでのセルの交
換を行うスイッチ装置（以下、ＳＷという）１０２、及
び、回線対応のインタフェース装置（以下、ＬＩＦとい
う）１０３より構成される。
【００１１】ＳＷ１０２は、自己ルーチングによりセル
の交換を行う機能を有し、そのルーチング情報はＬＩＦ
１０３により付与される。そして、ＬＩＦ１０３により
付与されるルーチング情報は、端末または対向局との呼
処理により決まった通話用パスを設定するように、ＣＰ
Ｕ１０１により決定される。
の交換を行う機能を有し、そのルーチング情報はＬＩＦ
１０３により付与される。そして、ＬＩＦ１０３により
付与されるルーチング情報は、端末または対向局との呼
処理により決まった通話用パスを設定するように、ＣＰ
Ｕ１０１により決定される。
【００１２】ＣＰＵ１０１内のメインプロセッサ（以
下、ＭＰという）１１１とＬＩＦ１０３内のターミナル
プロセッサ（以下、ＴＣという）１０４とは、相互間の
通信により、レイヤ１を使用してＭＰ１１１からＴＣ１
０４にルーチング情報を伝送する。このレイヤ１は、Ａ
ＴＭアダプテーションレイヤ（以下、ＡＡＬという）
と、ＡＴＭレイヤと、ＰＨＹレイヤとに分かれている。
下、ＭＰという）１１１とＬＩＦ１０３内のターミナル
プロセッサ（以下、ＴＣという）１０４とは、相互間の
通信により、レイヤ１を使用してＭＰ１１１からＴＣ１
０４にルーチング情報を伝送する。このレイヤ１は、Ａ
ＴＭアダプテーションレイヤ（以下、ＡＡＬという）
と、ＡＴＭレイヤと、ＰＨＹレイヤとに分かれている。
【００１３】ＡＡＬレイヤは、レイヤ２フレームからセ
ルへのセグメント及びセルからレイヤ２フレームへのリ
アセンブルを行い、ＡＴＭレイヤは、ルーチングを行
う。ＰＨＹレイヤは、情報をビットとして伝送する。
ルへのセグメント及びセルからレイヤ２フレームへのリ
アセンブルを行い、ＡＴＭレイヤは、ルーチングを行
う。ＰＨＹレイヤは、情報をビットとして伝送する。
【００１４】このため、ＭＰ１１１からの情報は、セル
に格納されＣＰＵ１０１内でＡＡＬレイヤ、ＡＴＭレイ
ヤ、及び、ＰＨＹレイヤ処理が行われ、ＳＷ１０２に伝
送される。ＳＷ１０２は、ＡＴＭレイヤでルーチングを
行いセルをＬＩＦ１０３に転送する。ＳＷ１０２は、そ
の際、セルの先頭に付与されるルーチング情報により方
路を決定する。
に格納されＣＰＵ１０１内でＡＡＬレイヤ、ＡＴＭレイ
ヤ、及び、ＰＨＹレイヤ処理が行われ、ＳＷ１０２に伝
送される。ＳＷ１０２は、ＡＴＭレイヤでルーチングを
行いセルをＬＩＦ１０３に転送する。ＳＷ１０２は、そ
の際、セルの先頭に付与されるルーチング情報により方
路を決定する。
【００１５】ＬＩＦ１０３は、ＰＨＹレイヤでビット列
を検出し、ＡＴＭレイヤでセルを識別し、ＡＡＬレイヤ
でセルからレイヤ２フレームを生成する。レイヤ２以上
の処理は、ＴＣ１０４により行われる。
を検出し、ＡＴＭレイヤでセルを識別し、ＡＡＬレイヤ
でセルからレイヤ２フレームを生成する。レイヤ２以上
の処理は、ＴＣ１０４により行われる。
【００１６】前述のように行われるＭＰ１１１とＴＣ１
０４との間の通信シーケンスを示す図２において、ＭＰ
１１１から送信される情報Ｉ２０１に対して、ＴＣ１０
４は、この情報Ｉ２０１を受け取ったことを伝える返送
Ｒ２０２の送信を行う。ＭＰ１１１は、返送Ｒ２０２を
受け取ることによりＴＣ１０４が正しく動作しているこ
とを確認する。
０４との間の通信シーケンスを示す図２において、ＭＰ
１１１から送信される情報Ｉ２０１に対して、ＴＣ１０
４は、この情報Ｉ２０１を受け取ったことを伝える返送
Ｒ２０２の送信を行う。ＭＰ１１１は、返送Ｒ２０２を
受け取ることによりＴＣ１０４が正しく動作しているこ
とを確認する。
【００１７】このようなシーケンスにおいて、ＭＰ１１
１は、情報Ｉ２０１の送信後、一定時間Ｔ２０３が経過
しても、情報Ｉ２０１に対する返送Ｒ２０２が戻らない
場合、ＴＣ１０４に障害が発生しているとして、ＴＣ１
０４をリセットするためにりセットセルのを送出を行
う。
１は、情報Ｉ２０１の送信後、一定時間Ｔ２０３が経過
しても、情報Ｉ２０１に対する返送Ｒ２０２が戻らない
場合、ＴＣ１０４に障害が発生しているとして、ＴＣ１
０４をリセットするためにりセットセルのを送出を行
う。
【００１８】交換機内のセルフォーマットは、図３に示
すように、セルを目的の場所まで送るための情報を持つ
ヘッダ６oct.と、エンド−エンドで転送する情報が乗せ
られる情報部３０４の４８oct.との全体で５４oct.のデ
ータにより構成されている。ヘッダは、第６oct.に誤り
に対する保護を行うための誤り検出信号ＨＥＣ３０８を
有している。なお、第２oct.〜第５４oct.は、ＣＣＩＴ
Ｔで決められた標準セルフォーマットである。
すように、セルを目的の場所まで送るための情報を持つ
ヘッダ６oct.と、エンド−エンドで転送する情報が乗せ
られる情報部３０４の４８oct.との全体で５４oct.のデ
ータにより構成されている。ヘッダは、第６oct.に誤り
に対する保護を行うための誤り検出信号ＨＥＣ３０８を
有している。なお、第２oct.〜第５４oct.は、ＣＣＩＴ
Ｔで決められた標準セルフォーマットである。
【００１９】そして、図示フォーマットを持つセルは、
かかる標準となるセルに第１oct.が付加されているいる
と共に、このセルが、通信用セルとして使用されるか、
リセットセルとして使用されるかを識別させるための情
報が、情報部３０４内に付加されている。すなわち、か
かる識別のための情報としては、この情報部３０４内の
第９oct.の第７ビット３０５及び第６ビット３０６が使
用され、第７ビットが“１”、第６ビット３０６が
“１”のとき、通信用セルであることことを表し、第７
ビット３０５が“１”、第６ビット３０６が“０”のと
き、リセットセルであることを表す。また、第９oct.の
第４、５ビットは、モジュロ４の番号が付与される。
かかる標準となるセルに第１oct.が付加されているいる
と共に、このセルが、通信用セルとして使用されるか、
リセットセルとして使用されるかを識別させるための情
報が、情報部３０４内に付加されている。すなわち、か
かる識別のための情報としては、この情報部３０４内の
第９oct.の第７ビット３０５及び第６ビット３０６が使
用され、第７ビットが“１”、第６ビット３０６が
“１”のとき、通信用セルであることことを表し、第７
ビット３０５が“１”、第６ビット３０６が“０”のと
き、リセットセルであることを表す。また、第９oct.の
第４、５ビットは、モジュロ４の番号が付与される。
【００２０】図１において、ＭＰ１１１がＴＣ１０４の
リセットを行う場合、リセットされるＴＣ１０４へのリ
セットセルの送信は、ＴＣ１０４が搭載されているＬＩ
Ｆ１０３にリセットセルを転送するようにするために、
前記のように第１oct.が付加され、これにルート情報３
０１が設定される。このルート情報３０１は、ＭＰ１１
１−ＴＣ１０４間の通信用セルと同じ値が用られる。
リセットを行う場合、リセットされるＴＣ１０４へのリ
セットセルの送信は、ＴＣ１０４が搭載されているＬＩ
Ｆ１０３にリセットセルを転送するようにするために、
前記のように第１oct.が付加され、これにルート情報３
０１が設定される。このルート情報３０１は、ＭＰ１１
１−ＴＣ１０４間の通信用セルと同じ値が用られる。
【００２１】次に、図１を参照して、ＴＣ１０４をリセ
ットするための動作を説明する。
ットするための動作を説明する。
【００２２】ＭＰ１１１は、ＴＣ１０４をリセットしよ
うとする場合、リセットセル生成部１１２にリセット指
示信号１１３を送出する。リセットセル生成部１１２
は、このリセット指示信号１１３を受信するとリセット
セルを生成し、そのセルをセレクタ１１４に送信する。
セレクタ１１４は、アセンブル部１１５からの通信用セ
ルとの競合制御を行ってリセットセルをＳＷ１０２に送
信する。ＳＷ１０２は、リセットセルのルート情報３０
１に従い該当するＬＩＦ１０３にリセットセルを転送す
る。この場合、リセットセルのルート情報３０１として
は、ＭＰ１１１−ＴＣ１０４相互間の通信用セルと同じ
値が用いられる。
うとする場合、リセットセル生成部１１２にリセット指
示信号１１３を送出する。リセットセル生成部１１２
は、このリセット指示信号１１３を受信するとリセット
セルを生成し、そのセルをセレクタ１１４に送信する。
セレクタ１１４は、アセンブル部１１５からの通信用セ
ルとの競合制御を行ってリセットセルをＳＷ１０２に送
信する。ＳＷ１０２は、リセットセルのルート情報３０
１に従い該当するＬＩＦ１０３にリセットセルを転送す
る。この場合、リセットセルのルート情報３０１として
は、ＭＰ１１１−ＴＣ１０４相互間の通信用セルと同じ
値が用いられる。
【００２３】ＬＩＦ１０３は、ＳＷ１０２から転送され
てくるセルをドロッパ部１２１で監視して、セルの第９
oct.の第７ビット３０５が“１”であるセルをＬＩＦ１
０３の内部に取り込む。そして、情報部３０４に情報Ｉ
２０１が乗っていれば、リアセンブル部１３１は、その
セルの第９oct.９の第６ビット３０５が“１”であるこ
とを確認して、すなわち、そのセルが通信用セルである
ことを確認してそのセルを取り込む。リアセンブル部１
３１は、レイヤ２フォーマットにリアセンブルして、そ
のセルをＴＣ１０４に送出する。
てくるセルをドロッパ部１２１で監視して、セルの第９
oct.の第７ビット３０５が“１”であるセルをＬＩＦ１
０３の内部に取り込む。そして、情報部３０４に情報Ｉ
２０１が乗っていれば、リアセンブル部１３１は、その
セルの第９oct.９の第６ビット３０５が“１”であるこ
とを確認して、すなわち、そのセルが通信用セルである
ことを確認してそのセルを取り込む。リアセンブル部１
３１は、レイヤ２フォーマットにリアセンブルして、そ
のセルをＴＣ１０４に送出する。
【００２４】セルの第９oct.の第６ビット３０６が
“０”である場合、リセットセルモニタ部１３３は、こ
れによりそのセルがリセットセルであることを確認して
そのセルを取り込み、リセットセルが予め設定された回
数だけ受信された場合に、リセット信号１４１をＴＣ１
０４に出力する。
“０”である場合、リセットセルモニタ部１３３は、こ
れによりそのセルがリセットセルであることを確認して
そのセルを取り込み、リセットセルが予め設定された回
数だけ受信された場合に、リセット信号１４１をＴＣ１
０４に出力する。
【００２５】なお、受信回数を複数回に設定した場合、
リセットセルモニタ部１３３は、第９oct.の第４、５ビ
ット３０７のモジュロ４の番号を確認することにより、
このシーケンス番号に従った複数のリセットセルを受信
してリセット信号１４１を出力することができ、リセッ
トセルの誤り対する保護を行うことができる。
リセットセルモニタ部１３３は、第９oct.の第４、５ビ
ット３０７のモジュロ４の番号を確認することにより、
このシーケンス番号に従った複数のリセットセルを受信
してリセット信号１４１を出力することができ、リセッ
トセルの誤り対する保護を行うことができる。
【００２６】リセット信号１４１はＴＴＬ信号であり、
ＴＣ１０４のリセット端子に入力され、これにより、Ｔ
Ｃ１０４は、確実にリセットされる。
ＴＣ１０４のリセット端子に入力され、これにより、Ｔ
Ｃ１０４は、確実にリセットされる。
【００２７】図４は本発明の第２の実施例によるＬＩＦ
１０３の構成を示すブロック図、図５はこの場合のセル
フォーマットの例を示す図である。図４において、４０
１はＨＥＣ部であり、他の符号は図１の場合と同一であ
る。
１０３の構成を示すブロック図、図５はこの場合のセル
フォーマットの例を示す図である。図４において、４０
１はＨＥＣ部であり、他の符号は図１の場合と同一であ
る。
【００２８】この本発明の第２の実施例は、リセットセ
ル、通信用セルに対しヘッダの誤り検出信号ＨＥＣ３０
８に故意に誤りを持たせ、ヘッダチェックでエラーとな
るパターンを用いる場合の実施例であり、図１により説
明した本発明の第１の実施例のＬＩＦ１０３におけるド
ロッパ部１２１を削除して、ヘッダチェック（ＨＥＣ）
部４０１を設けて構成したものであり、他は図１の場合
と同一に構成されている。
ル、通信用セルに対しヘッダの誤り検出信号ＨＥＣ３０
８に故意に誤りを持たせ、ヘッダチェックでエラーとな
るパターンを用いる場合の実施例であり、図１により説
明した本発明の第１の実施例のＬＩＦ１０３におけるド
ロッパ部１２１を削除して、ヘッダチェック（ＨＥＣ）
部４０１を設けて構成したものであり、他は図１の場合
と同一に構成されている。
【００２９】図示本発明の第２の実施例において、リア
センブル部１３１は、図１により説明した本発明の実施
例の場合と同様に、セルの第９oct.の第７ビット３０５
が“１”で、かつ、第６ビット３０６が“１”であるこ
とによりそのセルが通信用セルであることを確認して、
そのセルを取り込む。また、リセットセルモニタ部１３
３は、セルの第９oct.９の第７ビット３０５が“１”
で、かつ、第６ビット３０６が“０”であることにより
そのセルがリセットセルであることを確認して、そのセ
ルを取り込む。
センブル部１３１は、図１により説明した本発明の実施
例の場合と同様に、セルの第９oct.の第７ビット３０５
が“１”で、かつ、第６ビット３０６が“１”であるこ
とによりそのセルが通信用セルであることを確認して、
そのセルを取り込む。また、リセットセルモニタ部１３
３は、セルの第９oct.９の第７ビット３０５が“１”
で、かつ、第６ビット３０６が“０”であることにより
そのセルがリセットセルであることを確認して、そのセ
ルを取り込む。
【００３０】そして、この本発明の第２の実施例は、ヘ
ッダチェック部４０１が、ヘッダの誤り検出信号ＨＥＣ
３０８から通信用セル及びリセットセルのヘッダエラー
を検出し、ヘッダエラーが検出されたときこれらのセル
を廃棄して、公衆網４０２にセルを送出しないように制
御している。
ッダチェック部４０１が、ヘッダの誤り検出信号ＨＥＣ
３０８から通信用セル及びリセットセルのヘッダエラー
を検出し、ヘッダエラーが検出されたときこれらのセル
を廃棄して、公衆網４０２にセルを送出しないように制
御している。
【００３１】このような制御のために、交換機間及び交
換機−端末間のセルフォーマットは、図５に示すように
構成される。
換機−端末間のセルフォーマットは、図５に示すように
構成される。
【００３２】すなわち、交換機間及び交換機−端末間の
セルは、セルを目的場所まで送るための情報を持つヘッ
ダ５oct.と、エンド−エンドで転送する情報が乗せられ
る情報部５０４の４８oct.との全体で５３oct.のデータ
により構成されている。ヘッダは、第５oct.に誤りに対
する保護を行うための誤り検出信号ＨＥＣを有してお
り、この誤り検出信号ＨＥＣに故意に誤りを持たせる。
セルは、セルを目的場所まで送るための情報を持つヘッ
ダ５oct.と、エンド−エンドで転送する情報が乗せられ
る情報部５０４の４８oct.との全体で５３oct.のデータ
により構成されている。ヘッダは、第５oct.に誤りに対
する保護を行うための誤り検出信号ＨＥＣを有してお
り、この誤り検出信号ＨＥＣに故意に誤りを持たせる。
【００３３】そして、図示フォーマットを持つセルは、
このセルが、通信用セルとして使用されるか、リセット
セルとして使用されるかを識別させるため、第８oct.の
第７ビット５０５及び第６ビット５０６が使用され、第
７ビットが“１”、第６ビット３０６が“１”のとき、
通信用セルであることことを表し、第７ビット３０５が
“１”、第６ビット３０６が“０”のとき、リセットセ
ルであることを表す。また、第８oct.の第４、５ビット
は、モジュロ４の番号が付与される。
このセルが、通信用セルとして使用されるか、リセット
セルとして使用されるかを識別させるため、第８oct.の
第７ビット５０５及び第６ビット５０６が使用され、第
７ビットが“１”、第６ビット３０６が“１”のとき、
通信用セルであることことを表し、第７ビット３０５が
“１”、第６ビット３０６が“０”のとき、リセットセ
ルであることを表す。また、第８oct.の第４、５ビット
は、モジュロ４の番号が付与される。
【００３４】図５に示すセルが、図３に示した交換機内
セルフォーマットと相違する点は、セルの先頭のルート
情報３０１の有無である。この実施例において、ルート
情報３０１は、セルが交換機に入ってくるときに、仮想
パス識別子（以下、ＶＰＩという）５０２及び仮想チャ
ネル識別子（以下、ＶＣＩという）５０３に対応付けた
値としてＬＩＦ１０３で付与され、そして、交換機から
出ていくときにＬＩＦ１０３で削除される。
セルフォーマットと相違する点は、セルの先頭のルート
情報３０１の有無である。この実施例において、ルート
情報３０１は、セルが交換機に入ってくるときに、仮想
パス識別子（以下、ＶＰＩという）５０２及び仮想チャ
ネル識別子（以下、ＶＣＩという）５０３に対応付けた
値としてＬＩＦ１０３で付与され、そして、交換機から
出ていくときにＬＩＦ１０３で削除される。
【００３５】図６は本発明の第３の実施例の構成を示す
ブロック図である。この本発明の第６の実施例は、公衆
網４０２を介して相互に接続されているＡＴＭ交換機の
一方から他方の交換機内のプロセッサをリセットする場
合の例であり、図６において、６０１はリセットセルモ
ニタ部、６０２はリアセンブル部であり、他の符号は図
１の場合と同一である。但し、２つのＡＴＭ交換機内の
同一の機器については、サフィックスａ、ｂを付与して
区別して示している。
ブロック図である。この本発明の第６の実施例は、公衆
網４０２を介して相互に接続されているＡＴＭ交換機の
一方から他方の交換機内のプロセッサをリセットする場
合の例であり、図６において、６０１はリセットセルモ
ニタ部、６０２はリアセンブル部であり、他の符号は図
１の場合と同一である。但し、２つのＡＴＭ交換機内の
同一の機器については、サフィックスａ、ｂを付与して
区別して示している。
【００３６】図６に示す本発明の第３の実施例におい
て、ＭＰ１１１ａからＭＰ１１１ｂをリセットするもの
として、その動作を説明する。
て、ＭＰ１１１ａからＭＰ１１１ｂをリセットするもの
として、その動作を説明する。
【００３７】ＭＰ１１１ａは、ＭＰ１１１ｂをリセット
する場合、リセットセル生成部１１２にリセット指示信
号１１３を送出する。リセットセル生成部１１２は、リ
セット指示信号１１３を受信して、図３により既に説明
したようなリセットセルを生成しそのセルをセレクタ１
１４に送信する。セレクタ１１４は、アセンブル部１１
５からの通信用セルとの競合制御を行ってリセットセル
をＳＷ１０２に送信する。
する場合、リセットセル生成部１１２にリセット指示信
号１１３を送出する。リセットセル生成部１１２は、リ
セット指示信号１１３を受信して、図３により既に説明
したようなリセットセルを生成しそのセルをセレクタ１
１４に送信する。セレクタ１１４は、アセンブル部１１
５からの通信用セルとの競合制御を行ってリセットセル
をＳＷ１０２に送信する。
【００３８】このリセットセルには、対抗局のＭＰ１１
１ｂに届くようにルート情報３０１と、ＶＰＩ３０２、
ＶＣＩ３０３とが付与されている。このルート情報３０
１と、ＶＰＩ３０２、ＶＣＩ３０３とは、通信用セルと
同じ値が用られる。ルート情報３０１は、ＬＩＦ１０３
ａにおいて削除され、ＬＩＦ１０３ｂでＶＰＩ３０２、
ＶＣＩ３０３に予め対応付けされたルート情報が付与さ
れる。このルート情報は、ＳＷ１０２ｂが、そのセルを
ＣＰＵ１０１ｂに転送できるように、その値が予め設定
される。
１ｂに届くようにルート情報３０１と、ＶＰＩ３０２、
ＶＣＩ３０３とが付与されている。このルート情報３０
１と、ＶＰＩ３０２、ＶＣＩ３０３とは、通信用セルと
同じ値が用られる。ルート情報３０１は、ＬＩＦ１０３
ａにおいて削除され、ＬＩＦ１０３ｂでＶＰＩ３０２、
ＶＣＩ３０３に予め対応付けされたルート情報が付与さ
れる。このルート情報は、ＳＷ１０２ｂが、そのセルを
ＣＰＵ１０１ｂに転送できるように、その値が予め設定
される。
【００３９】ＭＰ１１１ｂは、ＣＰＵ１０１ｂに転送さ
れてくるセルを取り込む。このとき、リアセンブル部６
０２は、セルの第９oct.の第７ビット３０４が“１”で
第６ビット３０５が“１”であることを確認して、転送
されてきたセルが通信用セルであるときにそのセルを取
り込む。また、リセットセルモニタ部６０１は、セルの
第９oct.の第７ビット３０４が“１”で第６ビット３０
５が“０”であることを確認して、転送されてきたセル
がリセットセルである場合にそのセルを取り込む。そし
て、リセットセルモニタ部６０１は、予め設定した回数
だけリセットセルを受信した場合にリセット信号６０３
を出力する。
れてくるセルを取り込む。このとき、リアセンブル部６
０２は、セルの第９oct.の第７ビット３０４が“１”で
第６ビット３０５が“１”であることを確認して、転送
されてきたセルが通信用セルであるときにそのセルを取
り込む。また、リセットセルモニタ部６０１は、セルの
第９oct.の第７ビット３０４が“１”で第６ビット３０
５が“０”であることを確認して、転送されてきたセル
がリセットセルである場合にそのセルを取り込む。そし
て、リセットセルモニタ部６０１は、予め設定した回数
だけリセットセルを受信した場合にリセット信号６０３
を出力する。
【００４０】前述したように受信回数を複数回に設定し
た場合、第９oct.の第４、５ビット３０７のモジュロ４
の番号を確認することにより、このシーケンス番号に従
った複数のリセットセルを受信してリセット信号６０３
を出力することができ、リセットセルの誤り対する保護
を行うことができる。また、リセット信号６０３は、Ｔ
ＴＬ信号でありＭＰ１１１ｂのリセット端子に入力さ
れ、ＭＰ１１１ｂをリセットする。端末６０４からＭＰ
１１１ｂをリセットする場合にも、前述と同様に行うこ
とができる。
た場合、第９oct.の第４、５ビット３０７のモジュロ４
の番号を確認することにより、このシーケンス番号に従
った複数のリセットセルを受信してリセット信号６０３
を出力することができ、リセットセルの誤り対する保護
を行うことができる。また、リセット信号６０３は、Ｔ
ＴＬ信号でありＭＰ１１１ｂのリセット端子に入力さ
れ、ＭＰ１１１ｂをリセットする。端末６０４からＭＰ
１１１ｂをリセットする場合にも、前述と同様に行うこ
とができる。
【００４１】前述した本発明の実施例は、セルの種類を
示すためにセル内の情報部３０４の第９oct.の第７ビッ
ト３０４と第６ビット３０５とを使用するとしたが、本
発明は、セルの種類の表示方法として情報部３０４を用
いずに、セルの先頭にセルの種類の表示用ビットを設け
るようにすることもできる。
示すためにセル内の情報部３０４の第９oct.の第７ビッ
ト３０４と第６ビット３０５とを使用するとしたが、本
発明は、セルの種類の表示方法として情報部３０４を用
いずに、セルの先頭にセルの種類の表示用ビットを設け
るようにすることもできる。
【００４２】図７はこの場合のセルの構成を示す図であ
る。
る。
【００４３】この場合のセルは、第１oct.の第７ビット
７０１と第６ビット７０２とによりセルの種類を表示す
るもので、第７ビット７０１が“１”、第６ビット７０
２が“０”の場合に、そのセルがリセットセルであるこ
とを表し、第７ビット７０１が“１”、第６ビット７０
２が“１”の場合に、そのセルが通信用セルであること
を表す。また、第１oct.の第４、５ビット７０３は、モ
ジュロ４の番号が付与される。
７０１と第６ビット７０２とによりセルの種類を表示す
るもので、第７ビット７０１が“１”、第６ビット７０
２が“０”の場合に、そのセルがリセットセルであるこ
とを表し、第７ビット７０１が“１”、第６ビット７０
２が“１”の場合に、そのセルが通信用セルであること
を表す。また、第１oct.の第４、５ビット７０３は、モ
ジュロ４の番号が付与される。
【００４４】図７に示すようなフォーマットのセルを使
用する場合、リセットセルモニタ部で参照するビットが
変わるだけで、その他の動作は、前述した各実施例の場
合と同様に行われる。
用する場合、リセットセルモニタ部で参照するビットが
変わるだけで、その他の動作は、前述した各実施例の場
合と同様に行われる。
【００４５】
【発明の効果】以上説明したように本発明によれば、通
話路を使用したプロセッサ間通信において、相手プロセ
ッサの状態を問わずに相手プロセッサを確実にリセット
することができる。
話路を使用したプロセッサ間通信において、相手プロセ
ッサの状態を問わずに相手プロセッサを確実にリセット
することができる。
【図１】本発明の第１の実施例によるＡＴＭ交換機の構
成を示すブロック図である。
成を示すブロック図である。
【図２】通信シーケンスを説明する図である。
【図３】セルフォーマットの例を説明する図である。
【図４】本発明の第２の実施例によるＬＩＦ１０３の構
成を示すブロック図である。
成を示すブロック図である。
【図５】第２の実施例のセルフォーマットの例を示す図
である。
である。
【図６】本発明の第３の実施例の構成を示すブロック図
である。
である。
【図７】セル先頭にセル種別の識別ビットを付加したセ
ルフォーマットの例を示す図である。
ルフォーマットの例を示す図である。
１０１ 中央処理装置 １０２ スイッチ装置 １０３ 回線対応インタフェース装置 １０４ ターミナルプロセッサ １１１ メインプロセッサ １１２ リセットセル生成部 １１４ セレクタ １１５ アセンブル部 １２１ ドロッパ部 １３１、６０２ リアセンブル部 １３３、６０１ リセットセルモニタ部 ４０１ ＨＥＣ部 ４０２ 公衆網
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28
Claims (2)
- 【請求項１】 ＡＴＭ通信装置内あるいはＡＴＭ通信装
置間で、通話路を通してプロセッサ間の通信を行うシス
テムにおいて、セルに予め定めたパターンを付加してリ
セット用セルを送信する手段を送信プロセッサ側に備
え、前記通話路を通して送られてきた前記リセット用セ
ルを検出して受信プロセッサをリセットする手段を前記
受信プロセッサ側に備え、前記リセット用セルが、ヘッ
ダチェック誤りとなるリセット用セルであることを特徴
とするプロセッサのリセット方式。 - 【請求項２】 ＡＴＭ通信装置内あるいはＡＴＭ通信装
置間で、通話路を通してプロセッサ間の通信を行うシス
テムにおいて、セルに予め定めたパターンを付加してリ
セット用セルを送信する手段を送信プロセッサ側に備
え、前記通話路を通して送られてきた前記リセット用セ
ルを検出して受信プロセッサをリセットする手段を前記
受信プロセッサ側に備え、前記リセット用セルにシーケ
ンス番号を持ち、前記受信プロセッサ側で、シーケンス
番号に従った複数の前記リセット用セルを検出した場合
に前記受信プロセッサをリセットすることを特徴とする
プロセッサのリセット方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18239092A JP2960818B2 (ja) | 1992-07-09 | 1992-07-09 | プロセッサのリセット方式 |
| US08/086,888 US5581549A (en) | 1992-07-09 | 1993-07-07 | Processor resetting method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18239092A JP2960818B2 (ja) | 1992-07-09 | 1992-07-09 | プロセッサのリセット方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0630031A JPH0630031A (ja) | 1994-02-04 |
| JP2960818B2 true JP2960818B2 (ja) | 1999-10-12 |
Family
ID=16117484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18239092A Expired - Lifetime JP2960818B2 (ja) | 1992-07-09 | 1992-07-09 | プロセッサのリセット方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5581549A (ja) |
| JP (1) | JP2960818B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864555A (en) * | 1996-07-05 | 1999-01-26 | General Datacomm, Inc. | Method and apparatus for generating a proxy connection endpoint for operation administration and management (OAM) asynchronous transfer mode (ATM) cells |
| US5995512A (en) * | 1997-01-17 | 1999-11-30 | Delco Electronics Corporation | High speed multimedia data network |
| DE19712372A1 (de) * | 1997-03-25 | 1998-10-01 | Deutsche Telekom Ag | Vorrichtung zum fernbedienten Zurücksetzen von Rechenanlagen, insbesondere Mikrocomputern |
| JP3125739B2 (ja) * | 1998-02-17 | 2001-01-22 | 日本電気株式会社 | バススイッチ |
| DE19903282C1 (de) * | 1999-01-28 | 2000-11-16 | Phoenix Contact Gmbh & Co | Verfahren und Schaltungsanordnung zum Rücksetzen einer Komponente |
| EP1094382A1 (en) * | 1999-10-18 | 2001-04-25 | Sony Service Center (Europe) N.V. | Reset device and control system |
| US6868057B1 (en) * | 1999-12-08 | 2005-03-15 | Lucent Technologies Inc. | Automatic protection switch decision engine |
| DE10048897A1 (de) * | 2000-10-02 | 2002-05-08 | Peppercon Ag | Verfahren und Vorrichtung zum entfernten Auslösen eines Hard-Reset bei Computern |
| US20030043751A1 (en) * | 2001-09-06 | 2003-03-06 | Nelson Paul G. | Apparatus and method for resetting remote ATM-based equipment |
| ITTO20020599A1 (it) * | 2002-07-10 | 2004-01-12 | Telecom Italia Lab Spa | Sistema per il controllo di apparati remoti |
| GB2405054B (en) * | 2003-08-14 | 2006-05-10 | Siemens Ag | Method of resettting a plurality of connected units |
| US7917812B2 (en) * | 2006-09-30 | 2011-03-29 | Codman Neuro Sciences Sárl | Resetting of multiple processors in an electronic device |
| WO2008064882A2 (en) * | 2006-11-28 | 2008-06-05 | Nokia Corporation | Robust remote reset for networks |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519769B2 (ja) * | 1988-02-12 | 1996-07-31 | 日本電信電話株式会社 | パケット通信システム |
| JPH0286245A (ja) * | 1988-09-21 | 1990-03-27 | Hitachi Ltd | データリンクレイヤ処理方式 |
| DE3912660C1 (ja) * | 1989-04-18 | 1990-08-30 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
| JPH04127743A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 広帯域ｉｓｄｎにおける伝送路試験方式 |
| EP0504537A1 (en) * | 1991-03-22 | 1992-09-23 | International Business Machines Corporation | Method and apparatus for the testing and evaluation of geographically distributed telecommunication networks |
| JPH0783361B2 (ja) * | 1991-05-14 | 1995-09-06 | 松下電器産業株式会社 | リング状パケット通信網 |
| CA2077027C (en) * | 1991-08-28 | 1998-09-29 | Tsutomu Tanaka | Packet communications network and communications method |
| CA2104133A1 (en) * | 1992-08-17 | 1994-02-18 | Tsutomu Tanaka | Data transmission system with packets having occupied, idle, released, and reset states |
-
1992
- 1992-07-09 JP JP18239092A patent/JP2960818B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-07 US US08/086,888 patent/US5581549A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630031A (ja) | 1994-02-04 |
| US5581549A (en) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539734A (en) | Method of maintaining PVC status packetized communication system | |
| JP2960818B2 (ja) | プロセッサのリセット方式 | |
| JP3014080B2 (ja) | 交換機アダプタ及び汎用計算機 | |
| US4561090A (en) | Integrated self-checking packet switch node | |
| JPH07307737A (ja) | Ａｔｍ−ｕｎｉ・ｌａｎ間通信方法及び通信装置 | |
| JP2001127761A (ja) | Ｍｐｌｓ通信方式における通信データ確認試験方法及びその方法を利用するルータ，交換機，通信システム | |
| US7251244B2 (en) | PPP terminating equipment, network equipment and method of responding to LCP echo requirement | |
| US6778542B1 (en) | Bridging network device with time windowed discovery of machine addresses | |
| KR20010041157A (ko) | 가상 접속의 보호 스위칭 | |
| US20030067870A1 (en) | Selector in switching matrix, line redundant method, and line redundant system | |
| EP2020130B1 (en) | System and method of interface association for interface operational status event monitoring | |
| JP3681519B2 (ja) | 通信方法 | |
| Yoshikai et al. | Control protocol and its performance analysis for distributed ATM virtual path self-healing network | |
| JP2000004229A (ja) | 通信システム及びノード装置リセット方法 | |
| JPH1168782A (ja) | シグナリング処理装置およびその方法 | |
| JP2001111564A (ja) | 通信ネットワークシステムの警報転送機能を有した多重化装置 | |
| JP3617876B2 (ja) | Ａｔｍ交換機 | |
| KR100542360B1 (ko) | 통신 네트웍 계층과 무관한 네트웍 장비 관리 방법 | |
| JP3592525B2 (ja) | 二重化ａｔｍスイッチシステムおよび二重化ａｔｍスイッチシステムにおけるａｔｍセルの送受信方法 | |
| JPH1065696A (ja) | 通信ネットワークおよび障害通知方法 | |
| JP2950254B2 (ja) | Ａｔｍ通信装置 | |
| JP2768762B2 (ja) | 交換機 | |
| JP3375116B2 (ja) | Ａｔｍ伝送装置における警報処理方法 | |
| JPH0758751A (ja) | 警報通知セルの構成方法および警報検出方法 | |
| JPH11261568A (ja) | Ａｔｍ通信装置及びその制御・被制御パッケージ並びにそのパッケージ間通信方法 |