JPH02283119A - 位相調整回路 - Google Patents
位相調整回路Info
- Publication number
- JPH02283119A JPH02283119A JP1103358A JP10335889A JPH02283119A JP H02283119 A JPH02283119 A JP H02283119A JP 1103358 A JP1103358 A JP 1103358A JP 10335889 A JP10335889 A JP 10335889A JP H02283119 A JPH02283119 A JP H02283119A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- pulse
- clock pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル回路における位相調整回路に係シ、
特にディジタル回路に設けられ7位相関係の不定なデー
タ信号とクロックパルスの位相を所定の位相関係にしよ
うとする位相調整回路に関するものである。
特にディジタル回路に設けられ7位相関係の不定なデー
タ信号とクロックパルスの位相を所定の位相関係にしよ
うとする位相調整回路に関するものである。
従来の位相調整回路の一例を第5図に示し説明する。
図において、21t;l:クロックパルス、22はクロ
ックパルス発生回路、23.24・・126は位相の異
なるクロックパルス、27はデータ信号、28はウィン
ドパルス発生回路、29は任意の幅の位相判定用ウィン
ドパルス、30は位相判定回路、31は判定信号、32
は選択回路、33はクロックパルス出力である。
ックパルス発生回路、23.24・・126は位相の異
なるクロックパルス、27はデータ信号、28はウィン
ドパルス発生回路、29は任意の幅の位相判定用ウィン
ドパルス、30は位相判定回路、31は判定信号、32
は選択回路、33はクロックパルス出力である。
そして、従来の位相調整回路はとの第5図に示すように
、位相の異なるクロックパルス23〜26を数種用意し
、データ信号27の変化点を包含する任意の幅の位相判
定用ウィンドパルス29とクロックパルス23〜26の
位相関係を位相判定回路30で判定し、必要とする位相
関係のクロックパルス出力33を選択回路32により選
択する方式となっていた。
、位相の異なるクロックパルス23〜26を数種用意し
、データ信号27の変化点を包含する任意の幅の位相判
定用ウィンドパルス29とクロックパルス23〜26の
位相関係を位相判定回路30で判定し、必要とする位相
関係のクロックパルス出力33を選択回路32により選
択する方式となっていた。
上述した従来の位相調整回路では、位相を判定するため
のウィンドパルスを発生するウィンドパルス発生回路と
、数種類の位相のクロックパルスを発生する回路を必要
としたため、構成が複雑になシ回路が大規模になるとい
う課題があった。
のウィンドパルスを発生するウィンドパルス発生回路と
、数種類の位相のクロックパルスを発生する回路を必要
としたため、構成が複雑になシ回路が大規模になるとい
う課題があった。
本発明の位相調整回路は、ディジタル回路に設けられ1
位相関係の不定なデータ信号とり四ツクパルスの位相を
所定の位相関係にしようとする位相調整回路において、
上記データ信号と上記クロックパルスの位相の判定をそ
のデータ信号の変化点で実行する位相判定回路と、との
位相判定回路の出力により上記クロックパルスの位相を
決定する位相決定回路と、上記クロックパルスのデレイ
を調整するデレイ調整回路によ多構成されるものである
。
位相関係の不定なデータ信号とり四ツクパルスの位相を
所定の位相関係にしようとする位相調整回路において、
上記データ信号と上記クロックパルスの位相の判定をそ
のデータ信号の変化点で実行する位相判定回路と、との
位相判定回路の出力により上記クロックパルスの位相を
決定する位相決定回路と、上記クロックパルスのデレイ
を調整するデレイ調整回路によ多構成されるものである
。
本発明においては、データ信号の変化点でデータ信号と
クロックパルスを判定し、その判定信号により出力する
クロックパルスの位相を決定し、必要とする位相のクロ
ックパルスを出力する。
クロックパルスを判定し、その判定信号により出力する
クロックパルスの位相を決定し、必要とする位相のクロ
ックパルスを出力する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明による位相調整回路の一実施例を示すブ
ロック図である。
ロック図である。
図において、1はデータ信号4とクロックパルス5の位
相の判定をそのデータ信号4の変化点で実行する位相判
定回路、2はとの位相判定回路1の出力によりクロツク
パルス5の位相を決定する位相決定回路、3はクロック
パルス5のデレイを調整するデレイ調整回路である。
相の判定をそのデータ信号4の変化点で実行する位相判
定回路、2はとの位相判定回路1の出力によりクロツク
パルス5の位相を決定する位相決定回路、3はクロック
パルス5のデレイを調整するデレイ調整回路である。
そして、6は判定用パルスを示し、7は判定信号、8は
クロックパルス出力を示す。
クロックパルス出力を示す。
第2図は本発明の実施例を示すブロック図で、との第2
図において第1図と同一符号のものは相当部分を示す。
図において第1図と同一符号のものは相当部分を示す。
そして、との第2図は第1図における位相判定回路1に
D型フリップフロップ9を1位相決定回路2 K排他的
論理和回路(EXCI、USIVE−OR)10を。
D型フリップフロップ9を1位相決定回路2 K排他的
論理和回路(EXCI、USIVE−OR)10を。
デレイ調整回路3に遅延値可変デレイライン11を採用
した場合を示す。
した場合を示す。
つぎに第1図に示す実施例の動作を説明する。
まず、位相判定回路1ではデータ信号4の変化点におい
て、クロックパルス5のデレイを調整した判定用パルス
6によりクロツクパルス5の位相を判定し、その結果の
判定信号Tを発生する。
て、クロックパルス5のデレイを調整した判定用パルス
6によりクロツクパルス5の位相を判定し、その結果の
判定信号Tを発生する。
つぎに1位相決定回路2では、位相判定回路1の出力の
判定信号Tにより、必要とするクロックパルス出力8を
クロックパルス5を反転するかそのまま出力するかを決
定し出力する。
判定信号Tにより、必要とするクロックパルス出力8を
クロックパルス5を反転するかそのまま出力するかを決
定し出力する。
第3図および第4図は第1図の動作説明に供するタイム
チャートで、第3図に必要とするクロックパルス出力8
がクロックパルス5と逆位相の場合を示し、第4図に必
要とするクロックパルス8がクロックパルス5と同位相
の場合の各部の状態を示す。ただし、4′はデータ信号
の変化点の立上シ、立下シを便宜上特定した場合を示す
。
チャートで、第3図に必要とするクロックパルス出力8
がクロックパルス5と逆位相の場合を示し、第4図に必
要とするクロックパルス8がクロックパルス5と同位相
の場合の各部の状態を示す。ただし、4′はデータ信号
の変化点の立上シ、立下シを便宜上特定した場合を示す
。
そして、(a)はデータ信号4を示したものであシ、(
b)はデータ信号4′、(、)はクロックパルス5 、
(d)は判定用パルス6 、(e)は判定信号7 、
(r)はクロックパルス出力8を示したものである。
b)はデータ信号4′、(、)はクロックパルス5 、
(d)は判定用パルス6 、(e)は判定信号7 、
(r)はクロックパルス出力8を示したものである。
なお、(イ)、(ロ)、(ハ)、に)は不定を示す。
以上説明したように本発明は、データ信号の変化点でデ
ータ信号とクロックパルスを判定し、その判定信号によ
り出力するクロックパルスの位相を決定し、必要とする
位相のクロックパルスを出力することにより、位相関係
の不定なデータ信号とクロックパルスの位相を所定の位
相関係にしようとする位相調整回路を、ウィンドパルス
発生回路などを必要とせずに簡単、小規模に実現するこ
とができる効果がある。
ータ信号とクロックパルスを判定し、その判定信号によ
り出力するクロックパルスの位相を決定し、必要とする
位相のクロックパルスを出力することにより、位相関係
の不定なデータ信号とクロックパルスの位相を所定の位
相関係にしようとする位相調整回路を、ウィンドパルス
発生回路などを必要とせずに簡単、小規模に実現するこ
とができる効果がある。
【図面の簡単な説明】
第1図は本発明による位相調整回路の一実施例を示すブ
ロック図、第2図は本発明の実施例を示すブロック図、
第3図および第4図は第1図の動作説明に供するタイム
チャート、第5図は従来の位相調整回路の一例を示すブ
ロック図である。 1・命命・位相判定回路、2・・・・位相決定回路、3
・・・・デレイ調整回路。
ロック図、第2図は本発明の実施例を示すブロック図、
第3図および第4図は第1図の動作説明に供するタイム
チャート、第5図は従来の位相調整回路の一例を示すブ
ロック図である。 1・命命・位相判定回路、2・・・・位相決定回路、3
・・・・デレイ調整回路。
Claims (1)
- ディジタル回路に設けられ、位相関係の不定なデータ信
号とクロックパルスの位相を所定の位相関係にしようと
する位相調整回路において、前記データ信号と前記クロ
ックパルスの位相の判定を該データ信号の変化点で実行
する位相判定回路と、との位相判定回路の出力により前
記クロックパルスの位相を決定する位相決定回路と、前
記クロックパルスのデレイを調整するデレイ調整回路に
より構成されることを特徴とする位相調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1103358A JP2833777B2 (ja) | 1989-04-25 | 1989-04-25 | 位相調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1103358A JP2833777B2 (ja) | 1989-04-25 | 1989-04-25 | 位相調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02283119A true JPH02283119A (ja) | 1990-11-20 |
JP2833777B2 JP2833777B2 (ja) | 1998-12-09 |
Family
ID=14351909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1103358A Expired - Lifetime JP2833777B2 (ja) | 1989-04-25 | 1989-04-25 | 位相調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2833777B2 (ja) |
-
1989
- 1989-04-25 JP JP1103358A patent/JP2833777B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2833777B2 (ja) | 1998-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3440120B2 (ja) | ディジタル信号からクロック信号を発生するための装置 | |
JP2777982B2 (ja) | パルス幅変調回路 | |
JPH02283119A (ja) | 位相調整回路 | |
JPH0923143A (ja) | ディジタル信号の遅延方法及び回路 | |
JPH05315898A (ja) | トリガ同期回路 | |
JPH0370314A (ja) | クロック断検出回路 | |
JP3281800B2 (ja) | 可変遅延線回路 | |
JPS6076807A (ja) | クロツク整形回路 | |
JP2757714B2 (ja) | フレームパルス生成回路 | |
JPH11214970A (ja) | Pwm信号生成回路 | |
JPH06177723A (ja) | パルス幅変調回路 | |
JP2516168B2 (ja) | 積分時間制御形デジタル積分回路 | |
JPH08149119A (ja) | ビット位相同期回路 | |
JP2679471B2 (ja) | クロック切替回路 | |
SU1483466A1 (ru) | Кусочно-линейный интерпол тор | |
KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
JP3132583B2 (ja) | 位相検出回路 | |
KR930003912Y1 (ko) | 펄스 신호 콘트롤러 | |
JPH08181880A (ja) | パルス発生回路 | |
JP3239626B2 (ja) | パルス発生回路 | |
JPS6076808A (ja) | クロツク整形回路 | |
JPH08228133A (ja) | パルス整形回路 | |
JPH0538195A (ja) | ステツピングモータ制御用集積回路 | |
JPS58130645A (ja) | Pcm信号受信機におけるクロツクパルス発生回路 | |
JPH073939B2 (ja) | クロツク発生回路 |