JPH08181880A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH08181880A JPH08181880A JP6324953A JP32495394A JPH08181880A JP H08181880 A JPH08181880 A JP H08181880A JP 6324953 A JP6324953 A JP 6324953A JP 32495394 A JP32495394 A JP 32495394A JP H08181880 A JPH08181880 A JP H08181880A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference signal
- phase
- pll
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、複数のモードにおいてある基準と
する信号から温度によりその精度を低下させることなく
任意の位相と幅とを有する信号を作ることを目的とす
る。 【構成】 選択されたパルスのモードの基準信号を基準
信号制御用データｋを用いてＰＬＬ回路用基準信号発生
回路１１で発生させＰＬＬ回路用基準信号ｅとしてＰＬ
Ｌ回路１２に送る。ＰＬＬ回路１２においてＰＬＬ回路
用基準信号ｅからモードの基準信号と同位相のＰＬＬ回
路出力基準信号ｄとクロックｇを発生させ位相制御回路
１３と幅制御回路１４に送る。位相制御回路１３と幅制
御回路１４において位相制御用データｉと幅制御データ
ｊにより位相と幅を制御されたパルス発生回路出力信号
ｈと、全く同様にして第２のパルス発生回路出力信号
ｈ’を発生させる。
する信号から温度によりその精度を低下させることなく
任意の位相と幅とを有する信号を作ることを目的とす
る。 【構成】 選択されたパルスのモードの基準信号を基準
信号制御用データｋを用いてＰＬＬ回路用基準信号発生
回路１１で発生させＰＬＬ回路用基準信号ｅとしてＰＬ
Ｌ回路１２に送る。ＰＬＬ回路１２においてＰＬＬ回路
用基準信号ｅからモードの基準信号と同位相のＰＬＬ回
路出力基準信号ｄとクロックｇを発生させ位相制御回路
１３と幅制御回路１４に送る。位相制御回路１３と幅制
御回路１４において位相制御用データｉと幅制御データ
ｊにより位相と幅を制御されたパルス発生回路出力信号
ｈと、全く同様にして第２のパルス発生回路出力信号
ｈ’を発生させる。
Description
【０００１】
【産業上の利用分野】本発明は、カラーテレビジョン受
像機等において複数のモードにおいてそれぞれにある基
準とする信号から任意の位相と幅とを有する信号を作る
ことを目的としたパルス発生回路に関するものである。
像機等において複数のモードにおいてそれぞれにある基
準とする信号から任意の位相と幅とを有する信号を作る
ことを目的としたパルス発生回路に関するものである。
【０００２】
【従来の技術】近年、ハイビジョン（以下ＨＤという）
モード，クリアビジョン（以下ＥＤという）モード，Ｎ
ＴＳＣモードなどの複数のモードが受像可能なテレビジ
ョン受像機が必要とされてきている。このようなテレビ
ジョン受像機には複数のモードのそれぞれの基準とする
信号から任意の位相と幅とを有する信号を作るパルス発
生回路が必要である。
モード，クリアビジョン（以下ＥＤという）モード，Ｎ
ＴＳＣモードなどの複数のモードが受像可能なテレビジ
ョン受像機が必要とされてきている。このようなテレビ
ジョン受像機には複数のモードのそれぞれの基準とする
信号から任意の位相と幅とを有する信号を作るパルス発
生回路が必要である。
【０００３】以下従来のパルス発生回路について、図２
のブロック図を用いて説明する。従来のパルス発生回路
では、ある基準とする信号から任意の位相と幅とを有す
る信号を作ろうとする時には、マイコンからの信号で電
圧制御回路を制御し、この電圧制御回路が制御する電圧
と抵抗やコンデンサーを用いてパルス位相制御回路やパ
ルス幅制御回路を制御することにより任意の位相と幅と
を有する信号を作っていた。
のブロック図を用いて説明する。従来のパルス発生回路
では、ある基準とする信号から任意の位相と幅とを有す
る信号を作ろうとする時には、マイコンからの信号で電
圧制御回路を制御し、この電圧制御回路が制御する電圧
と抵抗やコンデンサーを用いてパルス位相制御回路やパ
ルス幅制御回路を制御することにより任意の位相と幅と
を有する信号を作っていた。
【０００４】
【発明が解決しようとする課題】しかしながら上記構成
では、抵抗やコンデンサーを用いて位相や幅を制御して
いるため、温度や部品定数のバラツキによりその信号の
位相や幅の精度が著しく低下するという問題があった。
では、抵抗やコンデンサーを用いて位相や幅を制御して
いるため、温度や部品定数のバラツキによりその信号の
位相や幅の精度が著しく低下するという問題があった。
【０００５】本発明は上記従来の問題を鑑み、複数のモ
ードにおいてある基準とする信号から温度によりその精
度を低下させることなく任意の位相と幅とを有する信号
を作ることができる回路を提供するものである。
ードにおいてある基準とする信号から温度によりその精
度を低下させることなく任意の位相と幅とを有する信号
を作ることができる回路を提供するものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に複数のモード（ＨＤ，ＥＤ，ＮＴＳＣ）の中から選択
されたパルスの複数のモードの基準信号を発生させる複
数のＰＬＬ回路用基準信号発生回路と、前記複数のＰＬ
Ｌ回路用基準信号発生回路の出力信号から選択された複
数のモードの基準信号とそれぞれに同位相の基準信号と
クロックを発生させるＰＬＬ回路と、マイコンからのＩ
ＩＣデータをデコードし各回路にデータを送るＩＩＣデ
コード回路と、前記複数のＰＬＬ回路からの基準信号と
前記ＩＩＣデコード回路からのデータをもとにそれぞれ
に前記ＰＬＬ回路からのクロックを用いてパルス発生回
路出力信号の位相を決定する複数の位相制御回路と、前
記複数の位相制御回路の出力信号と前記ＩＩＣデコード
回路からのデータをもとにそれぞれに前記ＰＬＬ回路か
らのクロックを用いてパルス発生回路出力信号の幅を決
定する複数の幅制御回路とから構成される。
に複数のモード（ＨＤ，ＥＤ，ＮＴＳＣ）の中から選択
されたパルスの複数のモードの基準信号を発生させる複
数のＰＬＬ回路用基準信号発生回路と、前記複数のＰＬ
Ｌ回路用基準信号発生回路の出力信号から選択された複
数のモードの基準信号とそれぞれに同位相の基準信号と
クロックを発生させるＰＬＬ回路と、マイコンからのＩ
ＩＣデータをデコードし各回路にデータを送るＩＩＣデ
コード回路と、前記複数のＰＬＬ回路からの基準信号と
前記ＩＩＣデコード回路からのデータをもとにそれぞれ
に前記ＰＬＬ回路からのクロックを用いてパルス発生回
路出力信号の位相を決定する複数の位相制御回路と、前
記複数の位相制御回路の出力信号と前記ＩＩＣデコード
回路からのデータをもとにそれぞれに前記ＰＬＬ回路か
らのクロックを用いてパルス発生回路出力信号の幅を決
定する複数の幅制御回路とから構成される。
【０００７】
【作用】本発明は上記した構成によって、複数のモード
においてある基準とする信号から温度や部品定数のバラ
ツキにより、その精度を低下させることなく任意の位相
と幅とを有する信号を作ることができる。
においてある基準とする信号から温度や部品定数のバラ
ツキにより、その精度を低下させることなく任意の位相
と幅とを有する信号を作ることができる。
【０００８】
【実施例】以下、本発明の一実施例におけるパルス発生
回路について図面を参照しながら説明する。図１は本発
明の一実施例におけるパルス発生回路のブロック図を示
すものである。
回路について図面を参照しながら説明する。図１は本発
明の一実施例におけるパルス発生回路のブロック図を示
すものである。
【０００９】図１において、１１はＰＬＬ回路用基準信
号発生回路、１２はＰＬＬ回路、１３は位相制御回路、
１４は幅制御回路、１５はＩＩＣデコード回路、１６は
マイコン、１７は第２のＰＬＬ回路用基準信号発生回
路、１８は第２のＰＬＬ回路、１９は第２の位相制御回
路、２０は第２の幅制御回路である。
号発生回路、１２はＰＬＬ回路、１３は位相制御回路、
１４は幅制御回路、１５はＩＩＣデコード回路、１６は
マイコン、１７は第２のＰＬＬ回路用基準信号発生回
路、１８は第２のＰＬＬ回路、１９は第２の位相制御回
路、２０は第２の幅制御回路である。
【００１０】以上のように構成されたパルス発生回路に
ついて、図１を参照しながら、その動作を説明する。
ついて、図１を参照しながら、その動作を説明する。
【００１１】まず、マイコン１６から送られたＩＩＣデ
ータｃをＩＩＣデコード回路１５において制御データに
変換し、ＰＬＬ回路用基準信号発生回路１１と位相制御
回路１３と幅制御回路１４に送る。あるモードの基準信
号ａや異なるモードの基準信号ｂの中から選択されたパ
ルスのモードの基準信号を基準信号制御用データｋを用
いてＰＬＬ回路用基準信号発生回路１１で発生させＰＬ
Ｌ回路用基準信号ｅとしてＰＬＬ回路１２に送る。ＰＬ
Ｌ回路１２においてＰＬＬ回路用基準信号ｅからモード
の基準信号と同位相のＰＬＬ回路出力基準信号ｄとクロ
ックｇを発生させ位相制御回路１３と幅制御回路１４に
送る。位相制御回路１３において送られてきたＰＬＬ回
路出力基準信号ｄと位相制御用データｉを用いてパルス
発生回路出力信号ｈの位相を決定する位相決定信号ｆを
発生させ幅制御回路１４へ送る。幅制御回路１４におい
て送られてきた位相決定信号と幅制御用データを用いて
パルス発生回路出力信号ｈの幅を決定し位相と幅を制御
したパルス発生回路出力信号を発生させる。
ータｃをＩＩＣデコード回路１５において制御データに
変換し、ＰＬＬ回路用基準信号発生回路１１と位相制御
回路１３と幅制御回路１４に送る。あるモードの基準信
号ａや異なるモードの基準信号ｂの中から選択されたパ
ルスのモードの基準信号を基準信号制御用データｋを用
いてＰＬＬ回路用基準信号発生回路１１で発生させＰＬ
Ｌ回路用基準信号ｅとしてＰＬＬ回路１２に送る。ＰＬ
Ｌ回路１２においてＰＬＬ回路用基準信号ｅからモード
の基準信号と同位相のＰＬＬ回路出力基準信号ｄとクロ
ックｇを発生させ位相制御回路１３と幅制御回路１４に
送る。位相制御回路１３において送られてきたＰＬＬ回
路出力基準信号ｄと位相制御用データｉを用いてパルス
発生回路出力信号ｈの位相を決定する位相決定信号ｆを
発生させ幅制御回路１４へ送る。幅制御回路１４におい
て送られてきた位相決定信号と幅制御用データを用いて
パルス発生回路出力信号ｈの幅を決定し位相と幅を制御
したパルス発生回路出力信号を発生させる。
【００１２】また、同様にして第２のＰＬＬ回路用基準
信号発生回路１７、第２のＰＬＬ回路１８、第２の位相
制御回路１９、第２の幅制御回路２０より第２のパルス
発生回路出力信号ｈ′を発生させる。
信号発生回路１７、第２のＰＬＬ回路１８、第２の位相
制御回路１９、第２の幅制御回路２０より第２のパルス
発生回路出力信号ｈ′を発生させる。
【００１３】
【発明の効果】以上のように本発明によれば、複数のモ
ードにおいてある基準とする信号から温度や部品定数の
バラツキによりその精度を低下させることなく、任意の
位相と幅とを有する信号を作ることができる。
ードにおいてある基準とする信号から温度や部品定数の
バラツキによりその精度を低下させることなく、任意の
位相と幅とを有する信号を作ることができる。
【図１】本発明の一実施例におけるパルス発生回路のブ
ロック図
ロック図
【図２】従来のパルス発生回路のブロック図
１ マイコン ２ 電圧制御回路 ３ パルス位相制御回路 ４ パルス幅制御回路 １１ ＰＬＬ回路用基準信号発生回路 １２ ＰＬＬ回路 １３ 位相制御回路 １４ 幅制御回路 １５ ＩＩＣデコード回路 １６ マイコン １７ 第２のＰＬＬ回路用基準信号発生回路 １８ 第２のＰＬＬ回路 １９ 第２の位相制御回路 ２０ 第２の幅制御回路 Ａ 入力基準信号 Ｂ パルス位相制御回路出力信号 Ｃ パルス幅制御回路出力信号 Ｄ 電圧制御回路制御信号 Ｅ パルス位相制御電圧 Ｆ パルス幅制御電圧 ａ あるモードの基準信号 ｂ ａと違うモードの基準信号 ｃ ＩＩＣデータ ｄ ＰＬＬ回路出力基準信号 ｅ ＰＬＬ回路用基準信号 ｆ 位相決定信号 ｇ ＰＬＬ回路出力クロック ｈ パルス発生回路出力信号 ｉ 位相制御用データ ｊ 幅制御用データ ｋ 基準信号制御用データ ｄ′ 第２のＰＬＬ回路出力基準信号 ｅ′ 第２のＰＬＬ回路用基準信号 ｆ′ 第２の位相決定信号 ｇ′ 第２のＰＬＬ回路出力クロック ｈ′ 第２のパルス発生回路出力信号 ｉ′ 第２の位相制御用データ ｊ′ 第２の幅制御用データ ｋ′ 第２の基準信号制御用データ
Claims (1)
- 【請求項１】 複数のモード（ハイビジョンモード，ク
リアビジョンモード，ＮＴＳＣモード）の中から選択さ
れたパルスの複数のモードの基準信号を発生させる複数
のＰＬＬ回路用基準信号発生回路と、前記複数のＰＬＬ
回路用基準信号発生回路の出力信号から選択された複数
のモードの基準信号とそれぞれに同位相の基準信号とク
ロックを発生させる複数のＰＬＬ回路と、マイコンから
のＩＩＣデータをデコードし各回路にデータを送るＩＩ
Ｃデコード回路と、前記複数のＰＬＬ回路からの基準信
号と前記ＩＩＣデコード回路からのデータをもとにそれ
ぞれに前記ＰＬＬ回路からのクロックを用いてパルス発
生回路出力信号の位相を決定する複数の位相制御回路
と、前記複数の位相制御回路の出力信号と前記ＩＩＣデ
コード回路からのデータをもとにそれぞれに前記ＰＬＬ
回路からのクロックを用いてパルス発生回路出力信号の
幅を決定する複数の幅制御回路を備えたことを特徴とす
るパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6324953A JPH08181880A (ja) | 1994-12-27 | 1994-12-27 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6324953A JPH08181880A (ja) | 1994-12-27 | 1994-12-27 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181880A true JPH08181880A (ja) | 1996-07-12 |
Family
ID=18171477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6324953A Pending JPH08181880A (ja) | 1994-12-27 | 1994-12-27 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181880A (ja) |
-
1994
- 1994-12-27 JP JP6324953A patent/JPH08181880A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JPH0269018A (ja) | 位相検出回路 | |
| JPH08181880A (ja) | パルス発生回路 | |
| JPH09102739A (ja) | Ｐｌｌ回路 | |
| JPH10229504A (ja) | 同期処理回路 | |
| JP2003008411A (ja) | 遅延同期回路用遅延調整回路 | |
| JP3239626B2 (ja) | パルス発生回路 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JPH0923143A (ja) | ディジタル信号の遅延方法及び回路 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JPS60261281A (ja) | 色信号処理装置 | |
| JP3300813B2 (ja) | カラー液晶表示装置 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| JP2551997B2 (ja) | 固体撮像装置用同期信号発生回路 | |
| JPH02283119A (ja) | 位相調整回路 | |
| JP4004149B2 (ja) | 磁気再生装置 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPH07295513A (ja) | 液晶表示装置用制御回路 | |
| KR930014144A (ko) | 시퀀셜 스위쳐 시스템의 데이타 세팅방법 | |
| JPH01284077A (ja) | 同期信号発生器 | |
| JPH05227539A (ja) | ビデオ信号発生回路 | |
| JPH06260932A (ja) | Ｐｌｌ回路 | |
| JPS6245213A (ja) | 非同期信号の同期化方式 |