JPH073939B2 - クロツク発生回路 - Google Patents

クロツク発生回路

Info

Publication number
JPH073939B2
JPH073939B2 JP61154970A JP15497086A JPH073939B2 JP H073939 B2 JPH073939 B2 JP H073939B2 JP 61154970 A JP61154970 A JP 61154970A JP 15497086 A JP15497086 A JP 15497086A JP H073939 B2 JPH073939 B2 JP H073939B2
Authority
JP
Japan
Prior art keywords
oscillator
gate
gate loop
counter
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61154970A
Other languages
English (en)
Other versions
JPS6313415A (ja
Inventor
雅雄 井上
明 山際
年宏 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61154970A priority Critical patent/JPH073939B2/ja
Publication of JPS6313415A publication Critical patent/JPS6313415A/ja
Publication of JPH073939B2 publication Critical patent/JPH073939B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロツク発生回路に係り、特に基本となる発
振周波数に加え、周波数の異なるクロツクが必要な場合
に好適なクロツク発生回路に関する。
〔従来技術〕
一般に、情報処理装置は、特定のタイミング・クロツク
により動作しているが、このタイミング・クロツクがど
の程度の範囲で変動したら情報処理装置の処理動作に誤
作動を生じるか知る必要がある。このため、タイミング
・クロツクのサイクル・タイムを中心値から上下にある
程度の範囲で変化させて、情報処理装置の動作可能域の
確認を行うタイミング・マージン・テストと呼ばれるテ
ストがある。このタイミング・マージン・テストを行う
ために、中心となる周波数のクロツクの外に周波数の異
なるクロツクを必要とする。
このため、従来、タイミング・マージン・テストは、中
心となるクロツクを発生する発振器の外に全く別の発振
器を用意して行うか、複数の発振周波数を有する1個の
発振器を用いて行うかいずれかにより行われていた。
複数の発振周波数を有する発振器として、例えば、「PL
L−ICの使い方」畑雅恭・古川計介共著、廣済堂産報出
版に記載されているようなPLL発振器をあげることがで
きる。PLL発振器は、基本周波数発振器と、電圧制御も
しくは電流制御形発振器と、基本周波数発振器の発振分
周カウンタと、電圧制御もしくは電流制御形発振器の発
振周波数カウンタとを有し、双方の発振器の分周された
出力信号の位相および周波数を揃えるように、電圧制御
もしくは電流制御形発振器を制御するものであつて、基
本周波数に対し高精度かつ広範囲に渡つて周波数を可変
できるものである。従つて、タイミング・マージン・テ
ストに、PLL発振器を用いることは、きわめて適切のよ
うであるが、なお次に述べるような問題点を含んでい
る。
〔発明が解決しようとする問題点〕
前述したPLL発振器は、二つの分周カウンタの出力信号
の周波数および位相の比較を行い、その比較出力をチヤ
ージポンプ回路等によりアナログ信号に変換して、この
アナログ信号で電圧制御もしくは電流制御形発振器を制
御している。また、電圧制御もしくは電流制御形発振器
は、電圧もしくは電流の極くわずかな変化に対しても発
振周波数が大きく変化するという性質を持つている。こ
れらの理由により、PLL発振器は、ノイズに対して弱い
という欠点を有する。さらに、PLL発振器をクロツク発
生回路として用いる場合、その使用目的からいつて、ク
ロツク発生回路の周囲が多くのデイジタル回路に囲まれ
る場合が多く、デイジタル回路からのノイズが大きな問
題となる。
ノイズの影響を受けにくく、複数の発振周波数を発振で
きる発振器としてゲートループ発振器が知られている
が、この発振器は、ゲートループを構成するアンプゲー
トのゲート特性のバラツキにより発振周波数が大きく変
動し、タイミング・マージン・テストに使用するには適
さないものである。
さらに、複数の単独の発振器を用意して、タイミング・
マージン・テストを行う方法は、コストが高くなるとい
う問題があつた。
本発明の目的は、ノイズに敏感なアナログ回路を使用せ
ず、発振周波数の精度が高い、安価なタイミング・マー
ジン・テストに用いるに適したクロツク発生器を提供す
ることにある。
〔問題点を解決するための手段〕
本発明によれば、前記目的は、アンプゲートのゲート特
性のバラツキの影響を受け易いゲートループ発振器の発
振周波数と、発振精度の高い基本クロツク発振器の発振
周波数とを比較し、基本クロツク発振器の周波数を基準
にしてゲートループ発振器を構成する複数のゲートルー
プの中から所望の周波数を発振させるゲートループを選
択することにより達成される。
〔作 用〕
周波数可変クロツク発振器としてのゲートループ発振器
は、NOR回路の出力を入力にフイードバツクさせて発振
させる方式で、NOR回路の出力と入力との間に、周波数
選択を可能にするために、多段の選択可能なアンプゲー
トによるデイレイを有する。このデイレイは、ゲートル
ープ選択制御回路内のレジスタの値により選択されるの
で、発振周波数の選択をアナログ信号を用いることなく
デイジタル的に行うことができる。本発明のクロツク発
生器は、発振精度の高い基本クロツク発振器により駆動
されるカウンタの値と、ゲートループ発振器により駆動
されるカウンタの値とを比較し、この比較結果により基
本クロツク発振器の発振周波数を基準としてゲートルー
プ発振器を制御しているため、精度の高い任意の周波数
のクロツクを発生することができる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。第1
図は、本発明によるクロツク発生回路を示すブロツク図
であり、第1図において、1は基本クロツク発振器、2
はゲートループ発振器、3はNORゲート、4はアンプゲ
ート、5および10はセレクタ、6はゲートループ選択制
御回路、7,13および14はデコーダ、8はレジスタ、9は
+1回路、11および12はカウンタ、15は判定回路として
のフリツプフロツプ(以下判定フリツプフロツプとい
う)である。
図示実施例において、基本クロツク発振器1およびゲー
トループ発振器2の出力は、夫々カウンタ11および12に
入力され、これらカウンタ11,12の出力は、デコーダ13,
14に入力されるよう接続されている。デコーダ13の出力
は、カウンタ11および12をリセツトするとともに判定フ
リツプフロツプ15のクロツク端子Tに、またデコーダ14
の出力は、判定フリツプフロツプ15のデータ端子Dに入
力され、判定フリツプフロツプ15の出力は、ゲートルー
プ選択制御回路6に入力されるように接続されている。
また、ゲートループ発振器2は、NORゲート3の出力と
入力との間に複数個のアンプゲート4が挿入され、これ
らのアンプゲート4がセレクタ5により適宜選択制御さ
れるように構成されている。アンプゲート4は、微小な
デイレイを有する位相反転しないバツフアアンプであ
り、どのような形式のものであつてもよい。多数のアン
プゲート4は、複数のセレクタ5を介して直列に接続さ
れるようにゲートループ発振器2内に組込まれ、複数の
セレクタ5は、直列に接続されるアンプゲート4の数を
最大から最小まで変化させることができる。このアンプ
ゲート4のセレクタ5を介した直列回路が、ゲートルー
プを構成し、アンプゲート4の直列に接続された数が、
アンプゲート発振器2の発振周波数を決定する。
ゲートループ選択判定回路6は、判定フリツプフロツプ
15の出力によりセレクタ10が制御され、レジスタ8の内
容に+1回路9を介して1を加えるか否かの選択がなさ
れ、レジスタ8の出力を受けるデコーダ7の出力がゲー
トループ発振器2のセレクタ5を制御し、ゲートループ
発振器2の発振周波数を決定するように構成されてい
る。
このように構成された実施例の動作について以下に説明
する。
まず、図示回路の電源投入を行い、ゲートループ発振器
2のNORゲート3のS入力をHレベルに保持した後Lレ
ベルとする。これによりゲートループ発振器2は発振を
開始する。ここで、発振開始当初のゲートループ発振器
2の発振周波数は、発振可能な最小の発振周波数となる
ように、ゲートループ選択制御回路6のレジスタ8の内
容を初期設定しておく。カウンタ11は、基本クロツク発
振器1の出力により更新され、カウンタ11の値が予め定
めた特定値、例えばNに達すると、デコーダ13は、これ
を検出してその出力をHレベルとする。また、ゲートル
ープ発振器2の出力により更新されるカウンタ12の値が
所望の値、例えばMに達すると、デコーダ14は、これを
検出してその出力をHレベルとする。判定フリツプフロ
ツプ15は、デコーダ13の出力をトリガとし、デコーダ14
の出力をデータとして、デコーダ13および14の出力を比
較する。
いま、デコーダ13の出力がHレベルになつたとき、デコ
ーダ14の出力がLレベルの場合、すなわち、ゲートルー
プ発振器2の発振周波数が所望の値より低い場合、判定
フリツプフロツプ15の出力は、Lレベルとなる。この結
果、ゲートループ選択制御回路6のセレクタ10は、+1
回路9を選択し、レジスタ8の内容を更新する。デコー
ダ7は、更新されたレジスタ8の内容により、ゲートル
ープ発振器2のセレクタ5を切替え制御し、ゲートルー
プ発振器2の発振周波数がより高くなるようにアンプゲ
ート4によるゲートループの選択を行う。また、デコー
ダ13の出力がHレベルになつたとき、デコーダ14の出力
がHレベルの場合、すなわちゲートループ発振器2の発
振周波数が所望の値に達した場合、判定フリツプフロツ
プ15の出力は、Hレベルとなる。この結果、ゲートルー
プ選択制御回路6のレジスタ8の内容は更新されず、ゲ
ートループ発振器2の発振周波数は変化しない。カウン
タ11および12は、カウンタ11の値が予め定めた特定の値
Nになつたとき、リセツトされ再度計数を行うことにな
り、判定フリツプフロツプ15による前述の判定動作は、
カウンタ11および12の繰返し動作毎に行われ、基本クロ
ツク発振器1とゲートループ発振器2の発振周波数の比
較を行うことになる。
以上の動作により、ゲートループ発振器2の発振周波数
は、基本クロツク発振器1の発振周波数と一定の関係に
なるように制御される。基本クロツク発振器1の発振周
波数をf0、カウンタ11の予め定めた特定値をN、カウン
タ12の所望値をMとすると、ゲートループ発振器2の発
振周波数fは、 となる。
〔発明の効果〕
以上説明したように、本発説によれば、ゲートループ発
振器の発振周波数を基本クロツクの発振周波数と比較し
て調整するようにしたので、ゲートループを構成するア
ンプゲートのゲート特性のバラツキによるゲートループ
発振器の発振周波数バラツキを解消した、ノイズに強
い、高精度のタイミング・マージン・テストに用いて好
適なクロツク発生回路を得ることができる。
【図面の簡単な説明】
第1図は、本発明によるクロツク発生回路を示すブロツ
ク図である。 1……基本クロツク発振器、2……ゲートループ発振
器、3……NORゲート、4……アンプゲート、5,10……
セレクタ、6……ゲートループ選択制御回路、7,13,14
……デコーダ、8……レジスタ、9……+1回路、11,1
2……カウンタ、15……判定回路としてのフリツプフロ
ツプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−217722(JP,A) 特開 昭60−250712(JP,A) 特開 昭61−65620(JP,A)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基本クロツク発振器により制御され任意の
    周波数のクロツクを発生するクロツク発生回路におい
    て、基本クロツク発振器と、複数個のゲートループを有
    し該ゲートループの一つを選択することにより複数個の
    異なる周波数のクロツクを発振するゲートループ発振器
    と、前記基本クロツク発振器の出力信号で更新される第
    1のカウンタと、前記ゲートループ発振器の出力で更新
    される第2のカウンタと、前記第1のカウンタの値が予
    め定めた特定値になつたことを検出し、そのとき前記第
    2のカウンタの値が所望値か否かを判定する判定回路
    と、該判定回路からの判定信号を受けて、前記ゲートル
    ープ発振器のゲートループをそのまま保持するか別のゲ
    ートループを選択するかを制御するゲートループ選択制
    御回路とを備え、前記第1および第2のカウンタは、前
    記第1のカウンタの値が予め定めた特定値になつたとき
    にリセツトされ、初期値から更新し直すように制御され
    ることを特徴とするクロツク発生回路。
  2. 【請求項2】前記ゲートループ発振器は、その発振周波
    数が低い方から順次高くなるようにゲートループの選択
    制御が行われることを特徴とする前記特許請求の範囲第
    1項記載のクロツク発生回路。
  3. 【請求項3】前記ゲートループ発振器は、その発振周波
    数が、前記基本クロツク発振器の発振周波数を中心にし
    て、上下に所望の範囲内でわずかづつ異なる複数の周波
    数を発振するための複数のゲートループを備えることを
    特徴とする前記特許請求の範囲第1項または第2項記載
    のクロツク発生回路。
JP61154970A 1986-07-03 1986-07-03 クロツク発生回路 Expired - Lifetime JPH073939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61154970A JPH073939B2 (ja) 1986-07-03 1986-07-03 クロツク発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61154970A JPH073939B2 (ja) 1986-07-03 1986-07-03 クロツク発生回路

Publications (2)

Publication Number Publication Date
JPS6313415A JPS6313415A (ja) 1988-01-20
JPH073939B2 true JPH073939B2 (ja) 1995-01-18

Family

ID=15595868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61154970A Expired - Lifetime JPH073939B2 (ja) 1986-07-03 1986-07-03 クロツク発生回路

Country Status (1)

Country Link
JP (1) JPH073939B2 (ja)

Also Published As

Publication number Publication date
JPS6313415A (ja) 1988-01-20

Similar Documents

Publication Publication Date Title
US6794944B2 (en) Lock detection circuit
US4845390A (en) Delay control circuit
US6982579B2 (en) Digital frequency-multiplying DLLs
JPH11510037A (ja) ピークツーピーク電圧制御装置を有する精密rc発振器
JPH095408A (ja) タイミング信号発生回路
US4868430A (en) Self-correcting digitally controlled timing circuit
JPH08237120A (ja) 位相同期ループにおいて使用する周波数検出回路のための方法および装置
JPH0795054A (ja) ディジタル・フェーズ・ロック・ループおよびディジタル電圧制御発振器
US4849714A (en) Signal generating apparatus
US5606293A (en) Clock generator for microcomputer having reduced start-up time
JPH11312962A (ja) 逓倍回路
US6111471A (en) Apparatus and method for setting VCO free-running frequency
US5438300A (en) Digital frequency multiplier utilizing digital controlled oscillator
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JPH0483413A (ja) 発振回路及び集積回路
JPH073939B2 (ja) クロツク発生回路
US4801894A (en) Frequency detector for frequency locked loop
JPH08274629A (ja) ディジタルpll回路
US6721377B1 (en) Method and circuit configuration for resynchronizing a clock signal
JPS61105629A (ja) クロツク制御方式
JPH1198007A (ja) 分周回路
JPH1114714A (ja) 半導体試験装置
US4001726A (en) High accuracy sweep oscillator system
US6445227B1 (en) Rational frequency divider
JPH08102660A (ja) 信号変調回路