JPH02281624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02281624A JPH02281624A JP10272189A JP10272189A JPH02281624A JP H02281624 A JPH02281624 A JP H02281624A JP 10272189 A JP10272189 A JP 10272189A JP 10272189 A JP10272189 A JP 10272189A JP H02281624 A JPH02281624 A JP H02281624A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- gaas wafer
- wax
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 39
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 16
- 238000000227 grinding Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 12
- 239000000126 substance Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造工程における最終ウェハ
厚の制御を容易にした半導体装置の製造方法に関するも
のである。
厚の制御を容易にした半導体装置の製造方法に関するも
のである。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
示す工程断面図である。
示す工程断面図である。
これらの図において、１はＧａＡｓウェハ、４はこのＧ
ａＡｓウェハ１にイオン注入等で形成された動作層、５
はこの動作層４上に形成されたＡ ｕ ／ Ｇ ｅ ／
Ｎ ｉ等のオーミックメタル（ソース・ドレイン相当
部）、６は前記動作層４に形成されたリセス、７はこの
リセス６に形成されたゲートメタル、８は前記オーミッ
クメタル５上に形成されたポンディングパッドで、これ
らの半導体装置パターンが突状に形成される。９は表面
工程終了後に半導体装置の保護のために塗布された保護
膜、１０はこの保護膜９上に塗布されたワックス、１１
は前記ＧａＡｓウェハ１を研削等で所望の厚さに仕上げ
る時に用いる補強板で、これにワックス１０によってＧ
ａＡｓウェハ１が貼り付けられる。
ａＡｓウェハ１にイオン注入等で形成された動作層、５
はこの動作層４上に形成されたＡ ｕ ／ Ｇ ｅ ／
Ｎ ｉ等のオーミックメタル（ソース・ドレイン相当
部）、６は前記動作層４に形成されたリセス、７はこの
リセス６に形成されたゲートメタル、８は前記オーミッ
クメタル５上に形成されたポンディングパッドで、これ
らの半導体装置パターンが突状に形成される。９は表面
工程終了後に半導体装置の保護のために塗布された保護
膜、１０はこの保護膜９上に塗布されたワックス、１１
は前記ＧａＡｓウェハ１を研削等で所望の厚さに仕上げ
る時に用いる補強板で、これにワックス１０によってＧ
ａＡｓウェハ１が貼り付けられる。
次に第２図の従来の半導体装置の製造工程について説明
する。
する。
まず、第２図（ａ）のように、ＧａＡｓウェハ１に動作
層４をイオン注入等で形成した後、オーミックメタル（
ソース・ドレイン相当部）５を蒸着リフトオフ等で形成
しシンクした後に動作層４に所望の深さのリセス６を形
成し、次にゲートメタル７を蒸着リストオフ等で形成す
る。次にオーミックメタル５上にワイヤボンド用のポン
ディングパッド８をメツキ等の手段で形成する。次に第
２図（ｂ）のように、表面工程が終了したＧａＡｓウェ
ハ１上に保護膜９．ワックス１０を表面全面に塗布する
。次いで第２図（Ｃ）のように、ワックス１０を高温で
メルトした後、ＧａＡｓウェハ１を補強するための補強
板１１を貼り付ける。
層４をイオン注入等で形成した後、オーミックメタル（
ソース・ドレイン相当部）５を蒸着リフトオフ等で形成
しシンクした後に動作層４に所望の深さのリセス６を形
成し、次にゲートメタル７を蒸着リストオフ等で形成す
る。次にオーミックメタル５上にワイヤボンド用のポン
ディングパッド８をメツキ等の手段で形成する。次に第
２図（ｂ）のように、表面工程が終了したＧａＡｓウェ
ハ１上に保護膜９．ワックス１０を表面全面に塗布する
。次いで第２図（Ｃ）のように、ワックス１０を高温で
メルトした後、ＧａＡｓウェハ１を補強するための補強
板１１を貼り付ける。
次に、第２図（ｄ）のように、第２図（Ｃ）の工程で、
ＧａＡｓウェハ１を研削、ラッピング等で所望の厚みに
仕上げた後、補強板１１を外し、最後にワックス１０と
保護膜９を薬液処理によって除去する。
ＧａＡｓウェハ１を研削、ラッピング等で所望の厚みに
仕上げた後、補強板１１を外し、最後にワックス１０と
保護膜９を薬液処理によって除去する。
このプロセスで製造された最終ＧａＡｓウェハ１′は図
示のようにＴ１〜Ｔ２の厚みに仕上ってしまう。
示のようにＴ１〜Ｔ２の厚みに仕上ってしまう。
（発明が解決しようとする課題）
上記のような従来の半導体装置の製造方法においては、
突状に形成された半導体装置パターンが補強板１１を貼
り付けた後のＧａＡｓウェハ１の凹凸を形成し、そのま
ま研削等の手段で所望の厚みに仕上げられるが、最終の
ＧａＡｓウェハ１の厚みは制御されず、このため組立て
時の調整が必要となったり、半導体装置の特性が変動し
たりする等の問題点があった。
突状に形成された半導体装置パターンが補強板１１を貼
り付けた後のＧａＡｓウェハ１の凹凸を形成し、そのま
ま研削等の手段で所望の厚みに仕上げられるが、最終の
ＧａＡｓウェハ１の厚みは制御されず、このため組立て
時の調整が必要となったり、半導体装置の特性が変動し
たりする等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、最終のＧａＡｓウェハ厚が制御できる半導
体装置の製造方法を得ることを目的とする。
れたもので、最終のＧａＡｓウェハ厚が制御できる半導
体装置の製造方法を得ることを目的とする。
（課題を解決するための手段）
この発明に係る半導体装置の製造方法は、ＧａＡｓウェ
ハ上に半導体装置パターンの突状の高さ以上の間隔支持
部を形成しておき、ＧａＡｓウェハと補強板とを貼り付
けた後、ＧａＡｓウェハを所望の厚みに加工するもので
ある。
ハ上に半導体装置パターンの突状の高さ以上の間隔支持
部を形成しておき、ＧａＡｓウェハと補強板とを貼り付
けた後、ＧａＡｓウェハを所望の厚みに加工するもので
ある。
（作用〕
この発明の半導体装置の製造方法においては、ＧａＡｓ
ウェハと補強板の貼り付は時の間隔を支持するためにＧ
ａＡｓウェハ上に半導体装置パターンの突状の高さ以上
の間隔支持部を設け、この上に補強板を貼り付は後に研
削等の手段で最終ＧａＡｓウェハ厚に仕上げることから
、ＧａＡｓウェハに凹凸が発生することなく、所望の厚
みに制御することができる。
ウェハと補強板の貼り付は時の間隔を支持するためにＧ
ａＡｓウェハ上に半導体装置パターンの突状の高さ以上
の間隔支持部を設け、この上に補強板を貼り付は後に研
削等の手段で最終ＧａＡｓウェハ厚に仕上げることから
、ＧａＡｓウェハに凹凸が発生することなく、所望の厚
みに制御することができる。
以下、この発明の一実施例を第１図について説明する。
第１図（ａ）〜（ｅ）は、この発明の一実施例を説明す
るための製造工程の断面図である。この図で、第２図と
同一符号は同じものを示し、２は前記ＧａＡｓウェハ１
にエツチング等で開口された開口凹部、３はスクライブ
ライン上にエツチングで残された間隔支持部である。
るための製造工程の断面図である。この図で、第２図と
同一符号は同じものを示し、２は前記ＧａＡｓウェハ１
にエツチング等で開口された開口凹部、３はスクライブ
ライン上にエツチングで残された間隔支持部である。
次に、第１図（ａ）〜（ｅ）について、この発明の半導
体装置の製造工程について説明する。
体装置の製造工程について説明する。
ｉ１図（ａ）のように、ＧａＡｓウェハ１のスクライブ
ライン部をレジスト等でマスク（図示せず）した後、ウ
ェットエツチングでエツチングを行い開口凹部２を形成
する。開口凹部２の深さは半導体装置内に形成される半
導体装置パターンの突状部分より深くする。次に、第１
図（ｂ）のように、開口凹部２内に従来例と同様に半導
体装置を形成する。次に、第１図（Ｃ）のように、開口
凹部２内にワックス１０をスピンコード、ロールコート
等で塗布し、半導体装置上および間隔支持部３上にも万
遍なく均一にワックス１０を塗布形成する。次に第１図
（ｄ）のように、従来例と同様にワックス１０を高温メ
ルトした後、ＧａＡｓウェハ１を補強するための補強板
１１を貼り付け、最後に第１図（ｅ）のように、従来例
と同様に第１図（ｄ）の状態で研削、ラッピング等の手
段で、ＧａＡｓウェハ１を所望の厚みに仕上げた後、補
強板１１を外し、最後にワックス１０を薬液処理によっ
て除去する。
ライン部をレジスト等でマスク（図示せず）した後、ウ
ェットエツチングでエツチングを行い開口凹部２を形成
する。開口凹部２の深さは半導体装置内に形成される半
導体装置パターンの突状部分より深くする。次に、第１
図（ｂ）のように、開口凹部２内に従来例と同様に半導
体装置を形成する。次に、第１図（Ｃ）のように、開口
凹部２内にワックス１０をスピンコード、ロールコート
等で塗布し、半導体装置上および間隔支持部３上にも万
遍なく均一にワックス１０を塗布形成する。次に第１図
（ｄ）のように、従来例と同様にワックス１０を高温メ
ルトした後、ＧａＡｓウェハ１を補強するための補強板
１１を貼り付け、最後に第１図（ｅ）のように、従来例
と同様に第１図（ｄ）の状態で研削、ラッピング等の手
段で、ＧａＡｓウェハ１を所望の厚みに仕上げた後、補
強板１１を外し、最後にワックス１０を薬液処理によっ
て除去する。
このプロセスで、製造された最終のＧａＡｓウェハ１は
半導体装置内において厚みが均一に仕上がる。
半導体装置内において厚みが均一に仕上がる。
スクライブライン上に突出された間隔支持部３は、その
まま残しておいても良いが、除去する場合はダイシング
ソー等でスクライブラインを切削することによって除去
できる。
まま残しておいても良いが、除去する場合はダイシング
ソー等でスクライブラインを切削することによって除去
できる。
なお、上記実施例では、動作層４をイオン注入等で形成
したもので説明しているが、ＭＢＥ法等を用いたエピタ
キシャル成長ＧａＡｓウェハを用いても同様の製造方法
を採用し、同様の効果を得ることが可能である。また、
開口凹部２を形成する代りにＧａＡｓウェハ１の表面の
所要個所に間隔支持部３を複数個形成してもよい。
したもので説明しているが、ＭＢＥ法等を用いたエピタ
キシャル成長ＧａＡｓウェハを用いても同様の製造方法
を採用し、同様の効果を得ることが可能である。また、
開口凹部２を形成する代りにＧａＡｓウェハ１の表面の
所要個所に間隔支持部３を複数個形成してもよい。
（発明の効果〕
以上説明したようにこの発明は、ＧａＡｓウェハ上に半
導体装置パターンの突状の高さ以上の間隔支持部を形成
しておき、ＧａＡｓウェハとＭ強板とを貼り付けた後、
ＧａＡｓウェハを所望の厚みに加工するので、ＧａＡｓ
ウェハに凹凸が発生せず、研削等で所望の厚みに仕上げ
た時にＧａＡｓウェハが均一な厚みに制御性よく仕上げ
ることが可能となり、ＧａＡｓウェハ厚の制御性・均一
性が向上する効果があり、組立て調整作業の短縮化、Ｇ
ａＡｓウェハ厚の変動による半導体装置の特性変動が解
消される効果がある。
導体装置パターンの突状の高さ以上の間隔支持部を形成
しておき、ＧａＡｓウェハとＭ強板とを貼り付けた後、
ＧａＡｓウェハを所望の厚みに加工するので、ＧａＡｓ
ウェハに凹凸が発生せず、研削等で所望の厚みに仕上げ
た時にＧａＡｓウェハが均一な厚みに制御性よく仕上げ
ることが可能となり、ＧａＡｓウェハ厚の制御性・均一
性が向上する効果があり、組立て調整作業の短縮化、Ｇ
ａＡｓウェハ厚の変動による半導体装置の特性変動が解
消される効果がある。
第１図（ａ）〜（ｅ）は、この発明の一実施例による半
導体装置の製造方法を示す工程断面図、第２図（ａ）〜
（ｄ）は従来の半導体装置の製造方法を示す工程断面図
である。 図において、１はＧａＡｓウェハ、２は開口凹部、３は
間隔保持用の突起部、４は動作層、５はオーミックメタ
ル、６はリセス、７はゲートメタル、８はポンディング
パッド、１０はワックス、１１は補強板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図
導体装置の製造方法を示す工程断面図、第２図（ａ）〜
（ｄ）は従来の半導体装置の製造方法を示す工程断面図
である。 図において、１はＧａＡｓウェハ、２は開口凹部、３は
間隔保持用の突起部、４は動作層、５はオーミックメタ
ル、６はリセス、７はゲートメタル、８はポンディング
パッド、１０はワックス、１１は補強板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図
Claims (1)
- 半導体装置パターンが突状に形成されたＧａＡｓウェハ
と補強板とを貼り付けた後、研削等の手段で所望のウェ
ハ厚に仕上げる半導体装置の製造方法において、前記Ｇ
ａＡｓウェハ上に前記突状の高さ以上の間隔支持部を形
成しておき、前記ＧａＡｓウェハと補強板とを貼り付け
た後、前記ＧａＡｓウェハを所望の厚みに加工すること
を特徴する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10272189A JPH02281624A (ja) | 1989-04-21 | 1989-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10272189A JPH02281624A (ja) | 1989-04-21 | 1989-04-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02281624A true JPH02281624A (ja) | 1990-11-19 |
Family
ID=14335132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10272189A Pending JPH02281624A (ja) | 1989-04-21 | 1989-04-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02281624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077094A (ja) * | 2009-09-29 | 2011-04-14 | Disco Abrasive Syst Ltd | 被研削物の研削方法 |
-
1989
- 1989-04-21 JP JP10272189A patent/JPH02281624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077094A (ja) * | 2009-09-29 | 2011-04-14 | Disco Abrasive Syst Ltd | 被研削物の研削方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003731B1 (ko) | 반도체 장치의 소자 격리막 제조방법 | |
| JPS6141139B2 (ja) | ||
| US4024835A (en) | Spinner chuck for non-circular substrates | |
| JPH02281624A (ja) | 半導体装置の製造方法 | |
| JPH03214625A (ja) | 半導体装置の製造方法 | |
| JPH04188733A (ja) | 半導体装置の製造方法 | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JPS61242026A (ja) | 特定格子定数の表面格子の製造方法 | |
| JPH03248528A (ja) | 半導体装置の製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JP2553666B2 (ja) | 半導体装置の製造方法 | |
| JPH02264430A (ja) | 半導体装置の製造方法 | |
| JPS6344732A (ja) | テ−プキヤリアの製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS6063921A (ja) | 半導体素子の製造方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS60160125A (ja) | 半導体装置の製造方法 | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPH11297771A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS61184833A (ja) | 半導体装置の製造方法 | |
| JPS58121644A (ja) | 半導体ウエ−ハの厚さの調整方法 |