JPH02264430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02264430A JPH02264430A JP8602089A JP8602089A JPH02264430A JP H02264430 A JPH02264430 A JP H02264430A JP 8602089 A JP8602089 A JP 8602089A JP 8602089 A JP8602089 A JP 8602089A JP H02264430 A JPH02264430 A JP H02264430A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- films
- thickness
- wax
- reinforcing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000003014 reinforcing effect Effects 0.000 claims description 18
- 238000005219 brazing Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 21
- 230000002787 reinforcement Effects 0.000 abstract 3
- 230000002459 sustained effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 241000257465 Echinoidea Species 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ウェハを補強板等に貼り付けた後、所定の
ウェハ厚に仕上げる半導体装置の製造方法に関するもの
である。
ウェハ厚に仕上げる半導体装置の製造方法に関するもの
である。
第6図(a)〜(C)は、従来の製造方法を示す工程断
面図である。
面図である。
この図において、1はG a A sウェハ、2は前記
GaAsウェハ1内に形成されたチップ、3はメツキ処
理によるメタライズが行われたポンディングパッド、4
は全工程完了後チップ2を分離するために設けられたス
クライブライン、7は前記G aAsAsウニへ補強板
8を貼り付けるワックス、8は補強板、9は規定ウェハ
厚に仕上った最終GaAsつ、lCハ、1oは前記Ga
Asウェハ1の表面側に形成されたパターン保護用の保
護膜、11はウニへ仕上げ面である。
GaAsウェハ1内に形成されたチップ、3はメツキ処
理によるメタライズが行われたポンディングパッド、4
は全工程完了後チップ2を分離するために設けられたス
クライブライン、7は前記G aAsAsウニへ補強板
8を貼り付けるワックス、8は補強板、9は規定ウェハ
厚に仕上った最終GaAsつ、lCハ、1oは前記Ga
Asウェハ1の表面側に形成されたパターン保護用の保
護膜、11はウニへ仕上げ面である。
次に製造工程について説明する。
まず、第6図(a)に示すように、表工檜が完了したG
aAsウェハ1にパターン保護用の保護膜1oを塗布し
、次(こ補強板8に貼り付けするためのワックス7を塗
布する。この保護膜10とワックス7はスピンニート等
で処理され、20〜40μm程度の厚みとなる。次に、
第6図(b)に示すように、第6図(a)で保護膜10
とワックス7を塗布したGaAsウェハ1を補強板8に
貼り付ける。貼り付けは、ワックス7の軟化湿度まで昇
温しに後、任意の荷重を加えることによって行われる。
aAsウェハ1にパターン保護用の保護膜1oを塗布し
、次(こ補強板8に貼り付けするためのワックス7を塗
布する。この保護膜10とワックス7はスピンニート等
で処理され、20〜40μm程度の厚みとなる。次に、
第6図(b)に示すように、第6図(a)で保護膜10
とワックス7を塗布したGaAsウェハ1を補強板8に
貼り付ける。貼り付けは、ワックス7の軟化湿度まで昇
温しに後、任意の荷重を加えることによって行われる。
そして、最後に第6図(c)に示すように、第6図(b
)で貼り付けられたGaAsウェハ1を研削装置等で所
定のウェハ厚に研削した後、補強板8から剥がし、所定
の薬液処理によってワックス7と保護膜1oを除去する
乙とにより最終GaAsウェハ9を得る。なお、裏面の
メタライズ工程は図示していない。
)で貼り付けられたGaAsウェハ1を研削装置等で所
定のウェハ厚に研削した後、補強板8から剥がし、所定
の薬液処理によってワックス7と保護膜1oを除去する
乙とにより最終GaAsウェハ9を得る。なお、裏面の
メタライズ工程は図示していない。
上記のような従来の半導体装置の製造方法では、ウニ八
代上げ面11に貼り付は状態に起因する凹凸が発生する
ため、高出力チップでは最終GaAsウェハ厚が30μ
m程度に仕上げる必要があるのに対し、GaAsウェハ
1面内において、±20μm程度の厚み差が発生すると
いう問題点があった。
代上げ面11に貼り付は状態に起因する凹凸が発生する
ため、高出力チップでは最終GaAsウェハ厚が30μ
m程度に仕上げる必要があるのに対し、GaAsウェハ
1面内において、±20μm程度の厚み差が発生すると
いう問題点があった。
この傾向は、最終GaAsウェハ9厚が薄い程、また、
メツキ処理されたメタライズ部のメツキ厚みのバラツキ
およびメツキの突起が大きい程顕著に現れる。
メツキ処理されたメタライズ部のメツキ厚みのバラツキ
およびメツキの突起が大きい程顕著に現れる。
この発明は、上記のような問題点を解消するためになさ
れたもので、所望のGaAsウェハ厚に精度よ(仕上げ
ることができる半導体装置の製造方法を得ることを目的
とする。
れたもので、所望のGaAsウェハ厚に精度よ(仕上げ
ることができる半導体装置の製造方法を得ることを目的
とする。
この発明に係る半導体装置の製造方法は、複数のチップ
が形成されたウニへのスクライブライン上に、チップ内
最大突起パターンより厚い間隔保持膜を形成する工程と
、ウェハ上にろう材を塗布して補強板に貼り付ける工程
と、ウェハを加工して所定厚とする工程とを含むもので
ある。
が形成されたウニへのスクライブライン上に、チップ内
最大突起パターンより厚い間隔保持膜を形成する工程と
、ウェハ上にろう材を塗布して補強板に貼り付ける工程
と、ウェハを加工して所定厚とする工程とを含むもので
ある。
この発明においては、貼り付けの際のウェハと補強板の
間隔が間隔保持膜によって、ウェハ全面において確実に
保持される。
間隔が間隔保持膜によって、ウェハ全面において確実に
保持される。
以下、この発明の実施例について説明する。
第1図(a)〜(d)は、この発明の半導体装置の製造
方法の一実施例を示す工程断面図である。これらの図に
おいて、第6図と同一符号は同一のものを示し、5は前
記補強板8とGaAsウェハ1の貼り付は間隔を保持す
る、例えば格子状の間隔保持膜である。
方法の一実施例を示す工程断面図である。これらの図に
おいて、第6図と同一符号は同一のものを示し、5は前
記補強板8とGaAsウェハ1の貼り付は間隔を保持す
る、例えば格子状の間隔保持膜である。
次に製造工程について説明する。
まず、第1図(a)に示すように、表工程が完了したG
aAsウェハ1の、全工程終了後チップ2を分離するた
めのスクライブライン4上に、チップ2内最大の突起パ
ターンより厚く格子状の間隔保持膜5を形成する。この
時の平面図は第2図(、)に示すようになり、また、そ
のA1−A2方向の断面図は第2図(b)に示すように
なる。
aAsウェハ1の、全工程終了後チップ2を分離するた
めのスクライブライン4上に、チップ2内最大の突起パ
ターンより厚く格子状の間隔保持膜5を形成する。この
時の平面図は第2図(、)に示すようになり、また、そ
のA1−A2方向の断面図は第2図(b)に示すように
なる。
次に第1図(b)に示すように、GaAsウェハ1上に
形成した間隔保持膜5の上から、間隔保持膜5の間およ
び上部に、スビンコ−1・、ローラコ−1・によりワッ
クス7を満遍なく均一に塗布する。
形成した間隔保持膜5の上から、間隔保持膜5の間およ
び上部に、スビンコ−1・、ローラコ−1・によりワッ
クス7を満遍なく均一に塗布する。
次に第1図(e)に示すように、GaAsウェハ1と補
強板8間を間隔保持膜5によって、貼り付は間隔を保持
した状態でワックス7の軟化温度まで昇温した後、任意
の荷重を加えることにより貼り付けを行う。
強板8間を間隔保持膜5によって、貼り付は間隔を保持
した状態でワックス7の軟化温度まで昇温した後、任意
の荷重を加えることにより貼り付けを行う。
そして、最後に第1図(d)に示すように、第1図(e
)で貼り付けられたGaAsウェハ1を研削装置等で所
定のウェハ厚に研削した後、補強板8から剥し、所定の
薬液処理によってワックス7と間隔保持膜5を除去する
ことにより、最終GaAsウェハ9を得る。
)で貼り付けられたGaAsウェハ1を研削装置等で所
定のウェハ厚に研削した後、補強板8から剥し、所定の
薬液処理によってワックス7と間隔保持膜5を除去する
ことにより、最終GaAsウェハ9を得る。
すなわち、この発明によれば、各チップ2と補強板8と
の間隔をスクライブライン4上に形成した間隔保持膜5
によって確実に保持しているため、ひいてはGaAsウ
ェハ1全体が補強板8との間隔を保持しているなめ、最
終G aAsウエノ19を凹凸もなく面内均一に所望の
ウェハ厚に精度良く仕上げることができる。
の間隔をスクライブライン4上に形成した間隔保持膜5
によって確実に保持しているため、ひいてはGaAsウ
ェハ1全体が補強板8との間隔を保持しているなめ、最
終G aAsウエノ19を凹凸もなく面内均一に所望の
ウェハ厚に精度良く仕上げることができる。
なお、上記実施例では第2図(a)、(b)に示したよ
うに、間隔保持膜5を全工程終了後チップ2を分離する
ためのスクライブライン4上に格子状に形成した場合に
ついて説明したが、間隔保持膜5は第3図(a)、(b
)に示すように、スクライブライン4上の4辺において
、各辺の中央部分を開口するように配置しても同様の効
果を発揮し、かつ開口部からワックス7がG aAsウ
ェハ全面に浸透するため、貼り付は精度がより改善され
る。
うに、間隔保持膜5を全工程終了後チップ2を分離する
ためのスクライブライン4上に格子状に形成した場合に
ついて説明したが、間隔保持膜5は第3図(a)、(b
)に示すように、スクライブライン4上の4辺において
、各辺の中央部分を開口するように配置しても同様の効
果を発揮し、かつ開口部からワックス7がG aAsウ
ェハ全面に浸透するため、貼り付は精度がより改善され
る。
また、同様の目的で、第4図(a)、(b)に示すよう
に、スクライブライン4の交差する4箇所を開口した場
合も同様の効果を発揮する。
に、スクライブライン4の交差する4箇所を開口した場
合も同様の効果を発揮する。
さらに、第5図(a)、(b)に示すように、メツキ処
理されたチップ2内の最大突起パターンのポンディング
パッド3を逃げるようにポンディングパッド開口部6を
設け、他の部分全体に間隔保持膜5を形成しても同様の
効果を発揮する。この場合、最大突起パターンをポンデ
ィングパッド3としたが、メツキエアーブリッジ部とし
ても同様である。
理されたチップ2内の最大突起パターンのポンディング
パッド3を逃げるようにポンディングパッド開口部6を
設け、他の部分全体に間隔保持膜5を形成しても同様の
効果を発揮する。この場合、最大突起パターンをポンデ
ィングパッド3としたが、メツキエアーブリッジ部とし
ても同様である。
この発明は以上説明したとおり、複数のチップが形成さ
れたウニへのスクライブライン上に、チップ内最大突起
パターンより厚い間隔保持膜を形成する工程と、ウェハ
上にろう材を塗布して補強板に貼り付ける工程と、ウェ
ハを加工して所定厚とする工程とを含むので、貼付けの
際のウェハと補強板の間隔が間隔保持膜によってウェハ
全面において確実に保持され、貼り付は精度が大幅に向
上し、研削後の最終ウニへの厚みの制御性が大幅に向上
するという効果が得られ、高出力・高周波数化が進む半
導体装置の性能の向上と特性の均一化が図られるほか、
歩留り向上、低コスト化にも効果が発揮される。
れたウニへのスクライブライン上に、チップ内最大突起
パターンより厚い間隔保持膜を形成する工程と、ウェハ
上にろう材を塗布して補強板に貼り付ける工程と、ウェ
ハを加工して所定厚とする工程とを含むので、貼付けの
際のウェハと補強板の間隔が間隔保持膜によってウェハ
全面において確実に保持され、貼り付は精度が大幅に向
上し、研削後の最終ウニへの厚みの制御性が大幅に向上
するという効果が得られ、高出力・高周波数化が進む半
導体装置の性能の向上と特性の均一化が図られるほか、
歩留り向上、低コスト化にも効果が発揮される。
また、厚み精度の向上は、組立工数の低減にもつながり
、より低コスト化が図られる。
、より低コスト化が図られる。
第1図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第2図〜第5図は各実施例を説明する
ための図、第6図は従来の半導体装置の製造方法を示す
工程断面図である。 図において、1はGaAsウェハ、2はチップ、3はポ
ンディングパッド、4はスクライブライン、5は間隔保
持膜、6はポンディングパッド開口部、7はワしクス、
8は補強板、9は最終G aAsウェハである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 第2図 第3図 64ホ゛>f’r’−グツVツド開口加手続補正書(自
発) 平成 3、補正をする者 代表者 4、代 第 図 5、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 6、補正の内容 (1)明細書の特許請求の範囲を別紙のように補正する
。 (2)明細書の第2頁18行の[軟化湿度」を、「軟化
温度」と補正する。 (3)同じく第4頁7行、第7頁16行の「ろう材を」
を、「ろう材等を」と補正する。 以 上 2、特許請求の範囲 複数のチップが形成されたウニへのスクライブライン上
に、前記チップ内最大突起パターンより厚い間隔保持膜
を形成する工程と、前記ウェハ上にろう材亙を塗布して
補強板に貼り付ける工程と、前記ウェハを加工して所定
厚とする工程とを含むことを特徴とする半導体装置の製
造方法。
示す工程断面図、第2図〜第5図は各実施例を説明する
ための図、第6図は従来の半導体装置の製造方法を示す
工程断面図である。 図において、1はGaAsウェハ、2はチップ、3はポ
ンディングパッド、4はスクライブライン、5は間隔保
持膜、6はポンディングパッド開口部、7はワしクス、
8は補強板、9は最終G aAsウェハである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 第2図 第3図 64ホ゛>f’r’−グツVツド開口加手続補正書(自
発) 平成 3、補正をする者 代表者 4、代 第 図 5、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 6、補正の内容 (1)明細書の特許請求の範囲を別紙のように補正する
。 (2)明細書の第2頁18行の[軟化湿度」を、「軟化
温度」と補正する。 (3)同じく第4頁7行、第7頁16行の「ろう材を」
を、「ろう材等を」と補正する。 以 上 2、特許請求の範囲 複数のチップが形成されたウニへのスクライブライン上
に、前記チップ内最大突起パターンより厚い間隔保持膜
を形成する工程と、前記ウェハ上にろう材亙を塗布して
補強板に貼り付ける工程と、前記ウェハを加工して所定
厚とする工程とを含むことを特徴とする半導体装置の製
造方法。
Claims (1)
- 複数のチップが形成されたウェハのスクライブライン上
に、前記チップ内最大突起パターンより厚い間隔保持膜
を形成する工程と、前記ウェハ上にろう材を塗布して補
強板に貼り付ける工程と、前記ウェハを加工して所定厚
とする工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8602089A JPH0787188B2 (ja) | 1989-04-04 | 1989-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8602089A JPH0787188B2 (ja) | 1989-04-04 | 1989-04-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02264430A true JPH02264430A (ja) | 1990-10-29 |
JPH0787188B2 JPH0787188B2 (ja) | 1995-09-20 |
Family
ID=13874983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8602089A Expired - Lifetime JPH0787188B2 (ja) | 1989-04-04 | 1989-04-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0787188B2 (ja) |
-
1989
- 1989-04-04 JP JP8602089A patent/JPH0787188B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0787188B2 (ja) | 1995-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3897627A (en) | Method for manufacturing semiconductor devices | |
DE102015002542A1 (de) | Waferteilungsverfahren | |
JP2003031524A (ja) | 半導体装置およびその製造方法 | |
DE102015102272A1 (de) | Halbleitervorrichtung mit einem dielektrischen Material | |
JPH02264430A (ja) | 半導体装置の製造方法 | |
CN106505028A (zh) | 掩模图案的形成方法、基板的加工方法及元件芯片的制法 | |
JPH06120131A (ja) | ウエハアダプター | |
JP2846073B2 (ja) | 薄膜の製造法及びx線マスクの製造法 | |
JP2913716B2 (ja) | 半導体装置 | |
US6528354B1 (en) | Method of manufacturing a semiconductor device | |
JPS63123645A (ja) | 半導体装置の製造方法 | |
JPH05109679A (ja) | 半導体装置の製造方法 | |
JPS63284551A (ja) | フォトマスクペリクル装着方法 | |
JPH0586471B2 (ja) | ||
JPH03177050A (ja) | 半導体装置の製造方法 | |
JPH02281624A (ja) | 半導体装置の製造方法 | |
JPH0372654A (ja) | 基板の分割方法 | |
JPH04124822A (ja) | 半導体装置の製造方法 | |
JPH02153527A (ja) | 半導体装置の製造方法 | |
KR970003908B1 (ko) | 웨이퍼의 마운팅 방법 | |
TW591766B (en) | Method for improving semiconductor package substrates uniformity and the package substrates manufactured thereby | |
JPH0198248A (ja) | 回路基板の製法 | |
JPH04144245A (ja) | 半導体装置 | |
JPH07121838A (ja) | 薄膜磁気ヘッドの製造方法 | |
JPS58125878A (ja) | 発光素子固定基板 |