JPS61184833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61184833A
JPS61184833A JP60024661A JP2466185A JPS61184833A JP S61184833 A JPS61184833 A JP S61184833A JP 60024661 A JP60024661 A JP 60024661A JP 2466185 A JP2466185 A JP 2466185A JP S61184833 A JPS61184833 A JP S61184833A
Authority
JP
Japan
Prior art keywords
film
oxide film
substrate
mask
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60024661A
Other languages
English (en)
Inventor
Masumi Miyazaki
宮崎　ますみ
Yukari Imai
ゆかり 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60024661A priority Critical patent/JPS61184833A/ja
Publication of JPS61184833A publication Critical patent/JPS61184833A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法、特に半導体の素子間
分離のための酸化膜の形成方法に関するものである。
〔従来の技術〕
従来のこの種の酸化膜の形成方法としては、１９６９年
にオランダのフィリップス社が発表したし０ＣＯＳ素子
間分離法があり、このＬＯＣＯＳ法を５は素子間分離の
酸化膜（Ｓ　ｉ　０２膜）、６は酸化膜５が厚（なり、
横方向へのサイド酸化がすすんでできた酸化膜部分であ
り、鳥のくちばしくＢｉｒ４”ｓ　Ｂｅａｋ　）といわ
れる部分である。
通常、この酸化膜を形成するには、第３図のように、Ｓ
ｔ基板１上に薄い下敷酸化膜２を形成し、その上に窒化
１１１１３を積み（第３図（ａ））、この上にレジスト
４を形成してパターン転写した後、素子間分離領域の窒
化膜３を除去し、その残った窒化膜３をマスクに素子間
分離の酸化ｌｌ５１Ｉ５を形成していた。
〔発明が解決しようとする問題点〕
しかるに、この従来の素子量分Ｎ酸化膜の形成方法では
、酸化膜を厚くすればするほど横方向への酸化がすすみ
、メモリ面積をせばめメモリ容量を落とすだけでなく、
チャネル中の制御性を低下させるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、メモリ容量の損失がなく、チャネ
ル巾の制御性を低下させることもない素子間分離酸化膜
の形成方法を提供することを目的としている。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、シリコン基板
の活性領域に窒素を注入してシリコン基板表面で窒化膜
を生成させ、この窒化膜をマスクとして素子間分離酸化
膜を形成するようにしたものである。
（作用〕 この発明においては、シリコン基板の活性領域に窒素を
注入してシリコン基板表面で窒化膜を生成させ、この窒
化膜をマスクとして素子分離酸化膜を形成するから、バ
ードビークは発生せず、メモリ容量は低下しない。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による素子間分離酸化膜の形
成方法を工程順に示す。
本実施例方法では、Ｓｉ基板１１上にレジスト１２を塗
布し、これにパターン転写した（同（ａ））後、これを
マスクとしてＳｉ基板１１に選択的に、即ち該基板１１
の活性領域となる部分の表面に窒素を注入し、その後ア
ニールをして窒化膜（Ｓｉ３Ｎ４膜）１３を形成する（
同（ｂ））。そしてこれをマスクとして酸化すると、バ
ードビークの少ない素子間分離酸化膜１４が形成される
。
なお、上記実施例では、素子間分離酸化膜の形成につい
てのみ示したが、この発明の基板に選択的に窒素を注入
して窒化膜を形成する点は、ソース・ドレイン形成時の
不純物注入にも応用することができ、上記と同様の効果
を奏する。
〔発明の効果〕
以上のように、この発明に係る半導体装置の製造方法に
よれば、半導体基板内に窒素を注入して窒化膜を形成し
、これをマスクとして素子間分離酸化膜を形成するよう
にしたので、バードビークのない素子間分離膜ができ、
メモリ容量の損失の少ないものが得られる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による素子間分離膜の形成方
法を示す工程図、第２図は形成された素子間分離膜を示
す断面図、第３図は従来の素子間分離膜の形成方法を示
す工程図、第４図は形成された素子間分離膜を示す断面
図である。 １１・・・Ｓｉ基板、■２・・・レジスト、１３・・・
窒化膜（Ｓ　ｉ　３　Ｎ４膜）、１４・・・酸化膜（Ｓ
ｉ０２ＮＲ）。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体装置の製造方法における酸化膜の形成に際
    し、半導体基板に選択的に窒素を注入して窒化膜を形成
    し、これをマスクとしてバードビークの少ない素子間分
    離酸化膜を形成することを特徴とする半導体装置の製造
    方法。
  2. （２）窒素の注入を、イオン注入又は拡散により行なう
    ことを特徴とする特許請求の範囲第１項記載の半導体装
    置の製造方法。
JP60024661A 1985-02-12 1985-02-12 半導体装置の製造方法 Pending JPS61184833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60024661A JPS61184833A (ja) 1985-02-12 1985-02-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60024661A JPS61184833A (ja) 1985-02-12 1985-02-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61184833A true JPS61184833A (ja) 1986-08-18

Family

ID=12144327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60024661A Pending JPS61184833A (ja) 1985-02-12 1985-02-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61184833A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968641A (en) * 1989-06-22 1990-11-06 Alexander Kalnitsky Method for formation of an isolating oxide layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968641A (en) * 1989-06-22 1990-11-06 Alexander Kalnitsky Method for formation of an isolating oxide layer

Similar Documents

Publication Publication Date Title
JP2521611B2 (ja) ツインウェルを有するｃｍｏｓの製造方法
JPH04346229A (ja) 半導体装置の素子分離方法
JPH04278534A (ja) 半導体装置の素子分離方法
JPS61184833A (ja) 半導体装置の製造方法
JPH0268930A (ja) 半導体装置の製造法
JPH05144805A (ja) 半導体装置の製造方法
JPH0228929A (ja) 多結晶シリコンの乾式エッチングを利用したｌｏｃｏｓ方法
JPS61228652A (ja) 半導体装置の製造方法
KR930008645B1 (ko) 반도체 소자 격리방법
KR100192540B1 (ko) 반도체 소자의 격리영역 형성방법
JPH034514A (ja) ウエハの製造方法
JPH01253932A (ja) 半導体装置の製造方法
JPS60134472A (ja) 半導体装置製造方法
JPS61207076A (ja) 半導体装置の製造方法
JPS61290754A (ja) 半導体装置の製造方法
JPS60245250A (ja) 半導体装置の製造方法
JPS61241941A (ja) 半導体装置の製造方法
JPH02177468A (ja) 半導体装置の製造方法
JPS6017929A (ja) 半導体装置の製造方法
JPH0443663A (ja) 半導体装置およびその製造方法
JPH04309226A (ja) 半導体装置の製造方法
JPS643349B2 (ja)
JPH0527259B2 (ja)
JPS632349A (ja) 半導体装置の製造方法
JPH04239765A (ja) 半導体装置の製造方法