JPH11297771A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11297771A JPH11297771A JP9492398A JP9492398A JPH11297771A JP H11297771 A JPH11297771 A JP H11297771A JP 9492398 A JP9492398 A JP 9492398A JP 9492398 A JP9492398 A JP 9492398A JP H11297771 A JPH11297771 A JP H11297771A
- Authority
- JP
- Japan
- Prior art keywords
- ink
- semiconductor device
- marking
- protective film
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】半導体装置１２のプローブ試験後のマーキング
において、マーキング用インク１４はインク粘度の違い
によりインクが拡がる。そのインク高さh一致せず、プ
ローブ試験後の研削において半導体基板１１に割れが生
ずる。また、拡がったインクは隣接する半導体装置にイ
ンクが付着するこれらの問題点を解決する。 【解決手段】半導体装置の保護膜１３の一部を高くする
ことにより、マーキング外周部に堀を作り、インクの拡
がりを防止する。マーキングのエリアを決定し、マーキ
ング用インカーで一定量のインクを塗布することによ
り、インク高さhを容易に管理できる。 【効果】保護膜１３の一部を高くした箇所により、イン
ク１４の拡がりを堰き止める。マーキング用インカーで
一定量のインクを塗布することにより、インクの高さを
一定にすることが出来る。
において、マーキング用インク１４はインク粘度の違い
によりインクが拡がる。そのインク高さh一致せず、プ
ローブ試験後の研削において半導体基板１１に割れが生
ずる。また、拡がったインクは隣接する半導体装置にイ
ンクが付着するこれらの問題点を解決する。 【解決手段】半導体装置の保護膜１３の一部を高くする
ことにより、マーキング外周部に堀を作り、インクの拡
がりを防止する。マーキングのエリアを決定し、マーキ
ング用インカーで一定量のインクを塗布することによ
り、インク高さhを容易に管理できる。 【効果】保護膜１３の一部を高くした箇所により、イン
ク１４の拡がりを堰き止める。マーキング用インカーで
一定量のインクを塗布することにより、インクの高さを
一定にすることが出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、及び半導体装置へのマーキング方法に関する。
方法、及び半導体装置へのマーキング方法に関する。
【０００２】
【従来の技術】従来より半導体装置の保護膜は均一に形
成されおり、マーキング用インクを一定量塗布した場
合、インクの粘度差により、インクの拡がり方が異なっ
ていた。以下図１及び図２を用い従来の保護膜形成、及
びマーキング方法について説明する。
成されおり、マーキング用インクを一定量塗布した場
合、インクの粘度差により、インクの拡がり方が異なっ
ていた。以下図１及び図２を用い従来の保護膜形成、及
びマーキング方法について説明する。
【０００３】図１は従来技術の半導体装置上に形成した
保護膜の断面図である。図１において半導体基板１１上
に堆積、拡散、エッチングを繰り返し半導体装置１２を
作成する。その後、半導体装置上に保護膜１３を絶縁材
料を用いて堆積する。このとき電極パッド部をエッチン
グされているが、残りの保護膜１３はなめらかな平坦に
形成されている。
保護膜の断面図である。図１において半導体基板１１上
に堆積、拡散、エッチングを繰り返し半導体装置１２を
作成する。その後、半導体装置上に保護膜１３を絶縁材
料を用いて堆積する。このとき電極パッド部をエッチン
グされているが、残りの保護膜１３はなめらかな平坦に
形成されている。
【０００４】図２は従来の半導体装置上の保護膜にマー
キングを行った後の断面図である。インク１４が粘度差
により、保護膜１３を拡がる。マーキング用インカーに
より一定量のインクが塗布されるが、インクの拡がり方
の差により高さhが変化する。その時、インク１４が拡
がりすぎた場合、隣接するマーキング不要の半導体装置
に付着するおそれがある。
キングを行った後の断面図である。インク１４が粘度差
により、保護膜１３を拡がる。マーキング用インカーに
より一定量のインクが塗布されるが、インクの拡がり方
の差により高さhが変化する。その時、インク１４が拡
がりすぎた場合、隣接するマーキング不要の半導体装置
に付着するおそれがある。
【０００５】
【発明が解決しようとする課題】しかし従来の方法で
は、インクの粘度差により、拡がり方、インクの高さが
異なる。インクの拡がり方の差により、隣接するマーキ
ング不要な半導体装置へインクが付着するおそれがあ
る。
は、インクの粘度差により、拡がり方、インクの高さが
異なる。インクの拡がり方の差により、隣接するマーキ
ング不要な半導体装置へインクが付着するおそれがあ
る。
【０００６】また、プローブ試験後に半導体装置の研削
を行う場合、インクの高さ違いにより裏面を研削する過
程において、半導体装置が割れるという問題点を有して
いた。そのため、マーキングのインク高さの管理が必要
となっている。
を行う場合、インクの高さ違いにより裏面を研削する過
程において、半導体装置が割れるという問題点を有して
いた。そのため、マーキングのインク高さの管理が必要
となっている。
【０００７】そこで本発明は、このような問題を解決す
るため、半導体装置の保護膜の形状を変更することによ
り、インクの高さ管理を容易にし、インクの拡がり防止
を可能とした半導体装置の製造方法を提供する。
るため、半導体装置の保護膜の形状を変更することによ
り、インクの高さ管理を容易にし、インクの拡がり防止
を可能とした半導体装置の製造方法を提供する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の製造方法により、半導体装置の保護膜の一
部を高くした構造の特徴を有する。
に、本発明の製造方法により、半導体装置の保護膜の一
部を高くした構造の特徴を有する。
【０００９】インクはマーキング用インカーを用いてイ
ンクを塗布するため、一定量塗布している。インクは一
定量塗布されているので、塗布されたインクの体積は一
定である。インク高さhはインクの拡がり方により決定
するが、インクの粘度差により拡がり方が変化してしま
う。そのため、マーキング外周部の保護膜を高くするこ
とにより、堀を作り、インクの拡がりを堰き止め、一定
のマーキング大きさにすることにより高さの管理が可能
である。
ンクを塗布するため、一定量塗布している。インクは一
定量塗布されているので、塗布されたインクの体積は一
定である。インク高さhはインクの拡がり方により決定
するが、インクの粘度差により拡がり方が変化してしま
う。そのため、マーキング外周部の保護膜を高くするこ
とにより、堀を作り、インクの拡がりを堰き止め、一定
のマーキング大きさにすることにより高さの管理が可能
である。
【００１０】半導体装置にマーキングを行う際、インク
の粘度差によりインクの拡がり方が異なる。インクが拡
がりすぎた際には、隣接するマーキング不要な半導体装
置にインクが付着する。このため、マーキング外周部と
なる保護膜を高く作成することにより、堀を作りインク
の拡がりを堰き止め、隣接するマーキング不要な半導体
装置にインクが付着することを防止する。
の粘度差によりインクの拡がり方が異なる。インクが拡
がりすぎた際には、隣接するマーキング不要な半導体装
置にインクが付着する。このため、マーキング外周部と
なる保護膜を高く作成することにより、堀を作りインク
の拡がりを堰き止め、隣接するマーキング不要な半導体
装置にインクが付着することを防止する。
【００１１】この発明により、インクの高さ管理が容易
に行われ、隣接するマーキング不要な半導体装置へのイ
ンク付着の防止という効果がある。
に行われ、隣接するマーキング不要な半導体装置へのイ
ンク付着の防止という効果がある。
【００１２】
【作用】本発明の製造方法による保護膜の作用について
説明すると、保護膜の一部を高くすることにより、保護
膜上に堀を形成する。その堀の中に一定量のインクを塗
布すると、インクは堰き止められ、インクは表面張力を
利用して一定の高さとなる。また、インクが保護膜によ
り堰き止められているため、マーキング不要な隣接する
半導体装置に拡がるおそれもなくなる。
説明すると、保護膜の一部を高くすることにより、保護
膜上に堀を形成する。その堀の中に一定量のインクを塗
布すると、インクは堰き止められ、インクは表面張力を
利用して一定の高さとなる。また、インクが保護膜によ
り堰き止められているため、マーキング不要な隣接する
半導体装置に拡がるおそれもなくなる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図３は本発明により製造した半導
体装置の断面図である。半導体基板２１上に堆積、拡
散、エッチングを繰り返し半導体装置２２を作成する。
その後、半導体装置上に保護膜２３を絶縁材料を用いて
堆積する。堆積直後には、半導体装置全体を保護膜が覆
う状態となっている。この保護膜上にレジスト膜を形成
する。マーキング外周部２３ａ及び、半導体装置の電極
パッド部のレジスト膜を除去する。レジスト膜を除去し
た後、残されたレジスト膜をエッチング用のマスクとす
ることにより、電極パッド部及び、マーキング外周部２
３ａのエッチングを任意の深さまで行い、その後レジス
ト膜を除去する。このようにして、マーキング外周部２
３ａにより堀が出来る。
に基づいて説明する。図３は本発明により製造した半導
体装置の断面図である。半導体基板２１上に堆積、拡
散、エッチングを繰り返し半導体装置２２を作成する。
その後、半導体装置上に保護膜２３を絶縁材料を用いて
堆積する。堆積直後には、半導体装置全体を保護膜が覆
う状態となっている。この保護膜上にレジスト膜を形成
する。マーキング外周部２３ａ及び、半導体装置の電極
パッド部のレジスト膜を除去する。レジスト膜を除去し
た後、残されたレジスト膜をエッチング用のマスクとす
ることにより、電極パッド部及び、マーキング外周部２
３ａのエッチングを任意の深さまで行い、その後レジス
ト膜を除去する。このようにして、マーキング外周部２
３ａにより堀が出来る。
【００１４】図４、図５はプローブ試験後のマーキング
用インク２４を塗布した断面図及び平面図である。イン
ク２４はマーキング箇所に一定量塗布され、拡がろうと
するがインクは高くした保護膜により堰き止められ、イ
ンクの表面張力によりマーキング外周部２４ａから流れ
出さない。このように、インクが拡がる問題点を解決す
るために、マーキング外周部となる箇所の保護膜をマー
キング箇所と比較して高くする事により、インクの拡が
りを堰き止める効果がある。インクはマーキング箇所内
で堰き止められているため、インクの高さh'はインクの
量、すなわち塗布したインクの体積で決まる。インクは
マーキング用インカーにより一定量塗布しているので、
インクの高さh'は一定となる。
用インク２４を塗布した断面図及び平面図である。イン
ク２４はマーキング箇所に一定量塗布され、拡がろうと
するがインクは高くした保護膜により堰き止められ、イ
ンクの表面張力によりマーキング外周部２４ａから流れ
出さない。このように、インクが拡がる問題点を解決す
るために、マーキング外周部となる箇所の保護膜をマー
キング箇所と比較して高くする事により、インクの拡が
りを堰き止める効果がある。インクはマーキング箇所内
で堰き止められているため、インクの高さh'はインクの
量、すなわち塗布したインクの体積で決まる。インクは
マーキング用インカーにより一定量塗布しているので、
インクの高さh'は一定となる。
【００１５】
【発明の効果】以上述べた様に本発明の製造方法におい
て、保護膜の一部を高くし、一定量のインクを塗布する
ことにより、インクの高さが一定になる。この結果よ
り、インクの高さh'の管理が容易に行える効果がある。
また、本発明の製造方法を用いることにより、インクが
保護膜により堰き止められるので、隣接する半導体装置
にインクの付着を防止する効果がある。
て、保護膜の一部を高くし、一定量のインクを塗布する
ことにより、インクの高さが一定になる。この結果よ
り、インクの高さh'の管理が容易に行える効果がある。
また、本発明の製造方法を用いることにより、インクが
保護膜により堰き止められるので、隣接する半導体装置
にインクの付着を防止する効果がある。
【図１】従来技術の半導体装置の装置構造断面図であ
る。
る。
【図２】従来技術の半導体装置のインク塗布後の装置構
造断面図である。
造断面図である。
【図３】本発明の実施例を示す半導体装置の断面図であ
る。
る。
【図４】本発明の実施例を示すインク塗布後の装置構造
断面図である。
断面図である。
【図５】本発明の実施例を示すインク塗布後の装置構造
平面図である。
平面図である。
１１,２１・・・・半導体基板 １２,２２・・・・半導体装置 １３,２３・・・・保護膜 １４,２４・・・・マーキング用インク ２３ａ・・・・マーキング外周部保護膜 h・・・・インク高さ h'・・・・インク高さ
Claims (2)
- 【請求項１】半導体装置のプローブ試験後のマーキング
において半導体装置の保護膜の一部を高くした構造を取
ることにより、マーキング用インクの高さが一定になる
特徴を有した半導体装置の製造方法。 - 【請求項２】半導体装置の保護膜上のマーキング用イン
クが隣接する半導体装置に付着しない特徴を有した半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9492398A JPH11297771A (ja) | 1998-04-07 | 1998-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9492398A JPH11297771A (ja) | 1998-04-07 | 1998-04-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297771A true JPH11297771A (ja) | 1999-10-29 |
Family
ID=14123506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9492398A Withdrawn JPH11297771A (ja) | 1998-04-07 | 1998-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297771A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067251A (ja) * | 2005-09-01 | 2007-03-15 | Mitsubishi Electric Corp | 半導体装置およびその不良マーク形成方法 |
| JP2007194427A (ja) * | 2006-01-19 | 2007-08-02 | Sanyo Electric Co Ltd | 半導体装置 |
-
1998
- 1998-04-07 JP JP9492398A patent/JPH11297771A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067251A (ja) * | 2005-09-01 | 2007-03-15 | Mitsubishi Electric Corp | 半導体装置およびその不良マーク形成方法 |
| JP2007194427A (ja) * | 2006-01-19 | 2007-08-02 | Sanyo Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548888B2 (ja) | 半導体装置の製造方法 | |
| KR970023999A (ko) | 반도체 장치 제조 방법(A Method of Manufacturing Semiconductor Devices) | |
| TW200805471A (en) | Method of manufacturing semiconductor device | |
| JPH11297771A (ja) | 半導体装置の製造方法 | |
| DE60110819T2 (de) | Vorrichtung zum polieren von scheibenartigen gegenständen | |
| JPH1174266A (ja) | 半導体装置およびその製造方法 | |
| US10474028B2 (en) | Template, method for fabricating template, and method for manufacturing semiconductor device | |
| JP2000114258A (ja) | 半導体装置 | |
| US9929019B2 (en) | Patterns forming method | |
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| KR100801726B1 (ko) | 얼라인 키 형성방법 및 반도체 소자의 제조방법 | |
| KR100673099B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
| TWI270114B (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
| KR100239734B1 (ko) | 반도체 소자 제조방법 | |
| KR0146456B1 (ko) | 평탄화 공정을 이용한 정렬 마크 형성 방법 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| TW529068B (en) | Package method of manufacturing electronic chip element on wafer | |
| KR100244479B1 (ko) | 반도체 소자 제조방법 | |
| KR0179020B1 (ko) | 딥 콘택트에서의 금속 배선 한정방법 | |
| JPH02281624A (ja) | 半導体装置の製造方法 | |
| KR101128883B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2000294557A (ja) | 研磨して使用する電子装置 | |
| JPH09115899A (ja) | 保護膜の形成方法 | |
| KR20070069891A (ko) | 웨이퍼 에지의 드롭 파티클 감소 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040416 |