KR0146456B1 - 평탄화 공정을 이용한 정렬 마크 형성 방법 - Google Patents
평탄화 공정을 이용한 정렬 마크 형성 방법Info
- Publication number
- KR0146456B1 KR0146456B1 KR1019950011697A KR19950011697A KR0146456B1 KR 0146456 B1 KR0146456 B1 KR 0146456B1 KR 1019950011697 A KR1019950011697 A KR 1019950011697A KR 19950011697 A KR19950011697 A KR 19950011697A KR 0146456 B1 KR0146456 B1 KR 0146456B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment mark
- planarization
- photoresist
- forming
- alignment
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
[청구 범위에 기재된 발명이 속한 기술 분야]
반도체 소자 제조 방법
[발명이 해결하려고 하는 기술적 과제]
반도체 제조 공정에 있어서, 평탄화 공정에서 기존의 정렬 마크까지 평탄화되어 추후 공정에서 정렬의 기준점으로 사용할 수 없다는 문제점을 해결하고자 함.
[발명의 해결 방법의 요지]
다이 영역의 평탄화 공정 중 스크라이브 레인 영역에 정렬 마크 형성을 위한 포토레지스트 패턴을 형성하여 절연막으로된 새로운 정렬 마크를 형성하므로써, 추후 포토마스크 공정에서 사용하고자 함.
[발명의 중요한 용도]
정렬 마크의 형성에 이용됨.
Description
제1도는 종래의 단차가 없는 정렬 마크의 단면도.
제2도(a) 내지 제2도(c)는 본 발명의 평탄화 공정을 이용한 정렬 마크 형성 방법에 따른 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 하부층 패턴
3,6 : 절연막 4 : 포토레지스트
5 : 정렬 마크
본 발명은 반도체 제조 공정에서 평탄화 공정을 적절히 이용하므로써, 부가적인 제조 공정 없이도 스크라이브 레인 영역(scribe lane area)에 추후 공정에서 이용할 정렬 마크(alignment mark)를 형성하는 방법에 관한 것이다.
반도체 제조 공정에 있어서, 종래에는 제1도에 도시된 바와 같이 평탄화 공정에서 기존의 정렬 마크까지 평탄화되어 추후 포토마스크 공정에서 정렬의 기준점으로는 사용할 수 없다는 문제점이 있었다.
따라서, 전술한 문제점을 해결하기 위해 안출된 본 발명은 다이 영역(die area)의 평탄화 공정 중 스크라이브 레인 영역에 정렬 마크 형성을 위한 포토레지스트 패턴을 형성하여 추후 포토마스크 공정에서 사용할 새로운 정렬 마크를 평탄화 공정과 동시에 형성하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 평탄화 공정을 이용한 정열 마크 형성 방법은, 반도체 기판에 하부층 패턴이 형성된 전체 구조 상부에 평탄화를 위한 제1절연막을 증착하고 포토레지스트를 도포하는 단계와, 스크라이브 레인 영역에는 정렬 마크를 형성하기 위한 패턴이 형성되고, 반도체 소자가 형성되는 다이 영역은 포토레지시트로 덮히도록 포토레지스트 패턴을 형성하는 단계와, 평탄화 식각을 실시하여 스크라이브 레인 영역에는 정렬 마크를 형성하고 다이 영역은 평탄화를 실시하는 단계 및 잔류 포토레지스트를 제거하고 평탄화를 위한 제2절연막을 증착하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 평탄화 공정을 이용한 정렬 마크 형성 방법의 한 실시예에 대하여 첨부 도면을 참조하여 보다 상세하게 설명하게 된다. 먼저 제2도(a)에 도시된 바와 같이, 반도체 기판(1)에 하부층 패턴(2)이 형성된 전체 구조 상에 평탄화를 위한 절연막(3)을 증착하고 평탄화를 위한 플로우(flow) 공정을 실시한 다음, 전면에 포토레지스트를 도포한다. 다음으로 제2도(b)에 도시된 바와 같이, 반도체 소자가 형성되는 다이 영역은 포토레지스트로 덮히도록 하고 스크라이브 레인 영역(scribe lane area)에는 정렬 마크를 형성하기 위한 포토레지스트 패턴(4)을 형성한다. 다음으로 제2도에 도시된 바와 같이, 포토레지스트와 절연막의 평탄화 식각을 실시하여 스크라이브 레인 영역에는 정렬 마크(5)를 형성하고 다이 영역은 평탄화시킨다. 그리고 잔류 포토레지스트를 제거하고, 다시 평탄화용 절연막(6)을 증착한다.
전술한 바와 같은 본 발명에 따르면 다이 영역의 평탄화 공정을 이용하여 스크라이브 레인 영역에 정렬 마크를 재형성하므로써 추후 포토마스크(photomask) 공정에서 정렬의 기준점으로 이용할 수 있다.
Claims (2)
- 반도체 소자의 제조시 평탄화 공정을 이용하여 정렬 마크를 형성하는 방법에 있어서, 반도체 기판에 하부층 패턴이 형성된 전체 구조 상부에 평탄화를 위한 제1절연막을 증착하고 포토레지스트를 도포하는 단계와, 스크라이브 레인 영역에는 정렬 마크를 형성하기 위한 패턴이 형성되고, 반도체 소자가 형성되는 다이 영역은 포토레지스트로 덮히도록 포토레지스트 패턴을 형성하는 단계와, 평탄화 식각을 실시하여 스크라이르 레인 영역에는 정렬 마크를 형성하고 다이 영역은 평탄화를 실시하는 단계 및, 잔류 포토레지스트를 제거하고 평탄화를 위한 제2절연막을 증착하는 단계를 포함해서 이루어진 정렬 마크 형성 방법.
- 제1항에 있어서, 상기 제1절연막을 증착한 다음 평탄화를 위한 플로우 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 정렬 마크 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011697A KR0146456B1 (ko) | 1995-05-12 | 1995-05-12 | 평탄화 공정을 이용한 정렬 마크 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011697A KR0146456B1 (ko) | 1995-05-12 | 1995-05-12 | 평탄화 공정을 이용한 정렬 마크 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960042914A KR960042914A (ko) | 1996-12-21 |
| KR0146456B1 true KR0146456B1 (ko) | 1998-11-02 |
Family
ID=19414289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950011697A KR0146456B1 (ko) | 1995-05-12 | 1995-05-12 | 평탄화 공정을 이용한 정렬 마크 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146456B1 (ko) |
-
1995
- 1995-05-12 KR KR1019950011697A patent/KR0146456B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960042914A (ko) | 1996-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146456B1 (ko) | 평탄화 공정을 이용한 정렬 마크 형성 방법 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR920003811B1 (ko) | 레지스트의 이중 도포에 의한 이중 노광방법 | |
| KR950012542B1 (ko) | 감광막의 이중 선택 노광에 의한 콘택홀 형성 방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JPH0294623A (ja) | 半導体装置の製造方法 | |
| KR20010035686A (ko) | 반도체 소자의 마스크 정렬 키 형성방법 | |
| JPS5732653A (en) | Manufacture of semiconductor device | |
| KR980003891A (ko) | 노광용 정렬 키 제조방법 | |
| KR980006528A (ko) | 박막 트랜지스터의 제조 방법 | |
| JPS6473718A (en) | Manufacture of semiconductor integrated circuit device | |
| KR960026199A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5570027A (en) | Manufacture of semicondcutor device | |
| KR970013155A (ko) | 금속배선용 콘택식각 모니터링 방법 | |
| KR970013036A (ko) | 반도체 소자의 게이트제조방법 | |
| KR960026364A (ko) | 고집적 반도체 소자의 소자간 분리막 형성 방법 | |
| KR970053509A (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR20010058395A (ko) | 반도체소자의 격리영역 형성방법 | |
| KR950015597A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970052780A (ko) | 반도체 소자 제조 방법 | |
| KR960026578A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR950012677A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR960026231A (ko) | 텅스텐 플러그 제조방법 | |
| KR970053587A (ko) | 다층의 금속층을 포함하는 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |