JPS6344732A - テ−プキヤリアの製造方法 - Google Patents
テ−プキヤリアの製造方法Info
- Publication number
- JPS6344732A JPS6344732A JP61188038A JP18803886A JPS6344732A JP S6344732 A JPS6344732 A JP S6344732A JP 61188038 A JP61188038 A JP 61188038A JP 18803886 A JP18803886 A JP 18803886A JP S6344732 A JPS6344732 A JP S6344732A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- tape carrier
- pattern
- dummy pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 239000011888 foil Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテープキャリアの製造方法に関する。
従来、インナーリードを有するテープキャリアの製造方
法としては、エツチングマスクとして第４図のようなマ
スクパターンを導体箔５上に形成し、またエツチングの
除虫ずるインナーリード幅のバラツキを抑制するため、
インナーリードパターン１に適当な補正蓋を付加してい
た。
法としては、エツチングマスクとして第４図のようなマ
スクパターンを導体箔５上に形成し、またエツチングの
除虫ずるインナーリード幅のバラツキを抑制するため、
インナーリードパターン１に適当な補正蓋を付加してい
た。
しかし従来技術では、インナーリードの間隙が不揃いで
ある場合は、エツチングの際のエツチング液の染み込み
や流れの違いによる各部分でのエツチング速度の相違を
考慮して個別にインナーリードパターン１の補正をする
ことは困難であり、その結果インナーリード幅に大きな
バラツキを生ずるという問題点があった。
ある場合は、エツチングの際のエツチング液の染み込み
や流れの違いによる各部分でのエツチング速度の相違を
考慮して個別にインナーリードパターン１の補正をする
ことは困難であり、その結果インナーリード幅に大きな
バラツキを生ずるという問題点があった。
そこで本発明はこのような問題点を解決するもので、そ
の目的はインナー−ナート幅のバラツキを極力少なくす
ることのできるテープキャリアの製造方法を提供すると
ころにあ・る。
の目的はインナー−ナート幅のバラツキを極力少なくす
ることのできるテープキャリアの製造方法を提供すると
ころにあ・る。
本発明は、樹ｊ等からなる絶縁フィルムの開孔部に突出
するインナーリードを有するテープキャリアの製造方法
において、前記開孔部内にあってかつ隣接する前記イン
ナーリードとの間隙が全て等しくなるようなダミーパタ
ーンを形成すると共にそれを除去することを特徴とする
。
するインナーリードを有するテープキャリアの製造方法
において、前記開孔部内にあってかつ隣接する前記イン
ナーリードとの間隙が全て等しくなるようなダミーパタ
ーンを形成すると共にそれを除去することを特徴とする
。
第１図及び第２図は本発明の一実施例におけろテープキ
ャリアの導体箔５上に形成するマスクパターンのインナ
ーリード部を示す図である。導体箔５は開孔部３を有す
る絶縁フィルム４上に貼付されている。ここではインナ
ーリードパターン１と隣接するパターンとの間隙を等し
くするため、ダミーパターン２が形成されている。また
このダミーパターン２は、インナーリード完成時には取
シ除かれるように、絶縁フィルム４の開孔部３の内側に
形成されている。通常これらのマスクパターンはフォト
工程によって得られ、この後図示しないが、裏面からの
エツチングを防ぐため開孔部３に保護レジストが塗布さ
れ、エツチング工程。
ャリアの導体箔５上に形成するマスクパターンのインナ
ーリード部を示す図である。導体箔５は開孔部３を有す
る絶縁フィルム４上に貼付されている。ここではインナ
ーリードパターン１と隣接するパターンとの間隙を等し
くするため、ダミーパターン２が形成されている。また
このダミーパターン２は、インナーリード完成時には取
シ除かれるように、絶縁フィルム４の開孔部３の内側に
形成されている。通常これらのマスクパターンはフォト
工程によって得られ、この後図示しないが、裏面からの
エツチングを防ぐため開孔部３に保護レジストが塗布さ
れ、エツチング工程。
レジスト除去工程を経てインナーリードが形成されろ。
マスクパターンにこのようなダミーパターン２を設ける
ことによってインナーリードパターン１の周囲の間隙を
全て等しくすることにより、間隙の違いによるサイドエ
ッチ量の差（間隙の広い部分は狭い部分に比べてエツチ
ング液が染み込み易くまた液の循環も活発なため、エツ
チング速度が速く従りてサイドエッチ量も多い）を取、
！７除くことができ、インナーリード１福のバラツキを
小さくすることが可能である。
ことによってインナーリードパターン１の周囲の間隙を
全て等しくすることにより、間隙の違いによるサイドエ
ッチ量の差（間隙の広い部分は狭い部分に比べてエツチ
ング液が染み込み易くまた液の循環も活発なため、エツ
チング速度が速く従りてサイドエッチ量も多い）を取、
！７除くことができ、インナーリード１福のバラツキを
小さくすることが可能である。
またダミーパターン２がない場合、インナーリードの先
端が開放されているためにエツチング液の流れがインナ
ーリードの先端に行く程活発になって先細りになり易か
ったものをダミーパターン２を設けてこれを防止するこ
とにより、インナーリードの形状を安定化することがで
きる。しかもこのダミーパターン２はレジスト除去工程
において除去されるため、後工程に何ら悪影響を及ぼす
ことはない。
端が開放されているためにエツチング液の流れがインナ
ーリードの先端に行く程活発になって先細りになり易か
ったものをダミーパターン２を設けてこれを防止するこ
とにより、インナーリードの形状を安定化することがで
きる。しかもこのダミーパターン２はレジスト除去工程
において除去されるため、後工程に何ら悪影響を及ぼす
ことはない。
尚、インナーリードパターン１とダミーパターン２との
間隙は、インナーリードパターン１間の間隙により適宜
に設定する。またダミーパターン２の形状は第１図に限
られるものではなく、第３図のように細分化するなど任
意の形状が可能である。
間隙は、インナーリードパターン１間の間隙により適宜
に設定する。またダミーパターン２の形状は第１図に限
られるものではなく、第３図のように細分化するなど任
意の形状が可能である。
第５図、第６図は本発明のテープキャリア６を用いて、
半導体素子７をボンディングした半導体装置８の平面図
および組立断面図である。
半導体素子７をボンディングした半導体装置８の平面図
および組立断面図である。
以上述べたように本発明によれば、隣接するインナーリ
ードとの間隙を全て等しくなるようなダミーパターンを
形成することにより、インナーリードパターンの幅のバ
ラツキが少なく、形状の安定したテープキャリアが得ら
れ、更にそのテープキャリアを用いることにより半導体
素子との安定したボンディングが行なえるという効果を
有する
ードとの間隙を全て等しくなるようなダミーパターンを
形成することにより、インナーリードパターンの幅のバ
ラツキが少なく、形状の安定したテープキャリアが得ら
れ、更にそのテープキャリアを用いることにより半導体
素子との安定したボンディングが行なえるという効果を
有する
第１図は本発明のテープキャリアの製造方法におけるマ
スクパターンの一実施例を示す平面図、＠２図は第１図
におけるＡ＝Ａ断面図、第３図は他の実施例を示す平面
図、第４図は従来のテープキャリアの製造方法におけろ
マスクパターンを示す平面図、第５図は本発明のテープ
キャリアを用いた半導体装置を示す平面図、第６図は同
組立断面図である。 １・・・・・・インナーリードパターン２・・・・・・
ダミーパターン ３・・・・・・開孔部 ４・・・・・・絶縁フィルム ５・・・・・・導体箔 ６・・・・・・テープキャリア ７・・・・・・半導体素子 ８・・・・・・半導体装置 以 上 出願人 セイコーエプソン株式会社 弔う図 昂牛図
スクパターンの一実施例を示す平面図、＠２図は第１図
におけるＡ＝Ａ断面図、第３図は他の実施例を示す平面
図、第４図は従来のテープキャリアの製造方法におけろ
マスクパターンを示す平面図、第５図は本発明のテープ
キャリアを用いた半導体装置を示す平面図、第６図は同
組立断面図である。 １・・・・・・インナーリードパターン２・・・・・・
ダミーパターン ３・・・・・・開孔部 ４・・・・・・絶縁フィルム ５・・・・・・導体箔 ６・・・・・・テープキャリア ７・・・・・・半導体素子 ８・・・・・・半導体装置 以 上 出願人 セイコーエプソン株式会社 弔う図 昂牛図
Claims (1)
- 樹脂等からなる絶縁フィルムの開孔部に突出するインナ
ーリードを有するテープキャリアの製造方法において、
前記開孔部内にあってかつ隣接する前記インナーリード
との間隙が全て等しくなるようなダミーパターンを形成
すると共にそれを除去することを特徴とするテープキャ
リアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188038A JPS6344732A (ja) | 1986-08-11 | 1986-08-11 | テ−プキヤリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188038A JPS6344732A (ja) | 1986-08-11 | 1986-08-11 | テ−プキヤリアの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344732A true JPS6344732A (ja) | 1988-02-25 |
Family
ID=16216582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188038A Pending JPS6344732A (ja) | 1986-08-11 | 1986-08-11 | テ−プキヤリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344732A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131047A (ja) * | 1989-10-17 | 1991-06-04 | Toshiba Corp | Ｔａｂテープ |
| US6420660B1 (en) * | 1998-04-09 | 2002-07-16 | Koninklijke Philips Electronics | Film used as a substrate for integrated circuits |
| JP2008091706A (ja) * | 2006-10-03 | 2008-04-17 | Hitachi Cable Ltd | Ｔａｂテープの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416179A (en) * | 1977-07-07 | 1979-02-06 | Toshiba Corp | Production of film carrier for integrated circuit elements |
-
1986
- 1986-08-11 JP JP61188038A patent/JPS6344732A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416179A (en) * | 1977-07-07 | 1979-02-06 | Toshiba Corp | Production of film carrier for integrated circuit elements |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131047A (ja) * | 1989-10-17 | 1991-06-04 | Toshiba Corp | Ｔａｂテープ |
| US6420660B1 (en) * | 1998-04-09 | 2002-07-16 | Koninklijke Philips Electronics | Film used as a substrate for integrated circuits |
| JP2008091706A (ja) * | 2006-10-03 | 2008-04-17 | Hitachi Cable Ltd | Ｔａｂテープの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001033621A3 (en) | Methods for forming openings in a substrate and methods for creating assemblies | |
| JPS6344732A (ja) | テ−プキヤリアの製造方法 | |
| JPH0936385A (ja) | 半導体装置の製造方法 | |
| JP3686219B2 (ja) | 薄膜回路基板の製造方法 | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| JPH0370306A (ja) | 圧電共振子の製造方法 | |
| JPS63144601A (ja) | 誘電体フイルタおよびその製造方法 | |
| JP2534448Y2 (ja) | プリント基板装置 | |
| JPS62265743A (ja) | 混成集積回路 | |
| JPS6020926Y2 (ja) | 板状貫通磁器コンデンサ | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| JPH0198248A (ja) | 回路基板の製法 | |
| JPH05267518A (ja) | リードパターンの形成方法 | |
| JPH0499043A (ja) | 集積回路実装用テープキャリヤ | |
| JPS58225683A (ja) | 半導体レーザの製造方法 | |
| JPH01253916A (ja) | 半導体装置の配線形成方法 | |
| JPH0318178B2 (ja) | ||
| JPS6077474A (ja) | ホ−ル素子の製造方法 | |
| JPS60143687A (ja) | 半田形成方法 | |
| JP2003023047A (ja) | 半導体チップ搭載用テープキャリアの製造方法およびテープキャリア | |
| JPH027493A (ja) | 混成集積回路の端子ランド | |
| JPH0612750B2 (ja) | パタ−ン形成法 | |
| JPS61114535A (ja) | 半導体装置のパタ−ン形成方法 |