JPH02273787A - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPH02273787A JPH02273787A JP1095957A JP9595789A JPH02273787A JP H02273787 A JPH02273787 A JP H02273787A JP 1095957 A JP1095957 A JP 1095957A JP 9595789 A JP9595789 A JP 9595789A JP H02273787 A JPH02273787 A JP H02273787A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display data
- input
- display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえば液晶表示装置などに好適に実施され
る表示装置の駆動回路に関する。
る表示装置の駆動回路に関する。
従来の技術
液晶表示装置においては、表示品質の劣化を防止するた
めに、液晶セルに対する直流成分の印加が禁止されてお
り、交流化された電圧を印加することが要請される。こ
のため、液晶表示装置の駆動回路には、表示データとと
もに、印加電圧の交流化を実現するための交流化信号(
FR信号)が与えられる。
めに、液晶セルに対する直流成分の印加が禁止されてお
り、交流化された電圧を印加することが要請される。こ
のため、液晶表示装置の駆動回路には、表示データとと
もに、印加電圧の交流化を実現するための交流化信号(
FR信号)が与えられる。
第4図は典型的な先行技術の液晶表示装置に用いられる
セグメント駆動回路の電気的構成を示すブロック図であ
り、第5図はその動作を説明するためのタイミングチャ
ートである。
セグメント駆動回路の電気的構成を示すブロック図であ
り、第5図はその動作を説明するためのタイミングチャ
ートである。
駆動電圧選択用のデコーダ1には、第5図(1)に示さ
れる表示データと、第511(2)に示される交流化信
号とが与えられる。デコーダ1では、入力される表示デ
ータおよび交流化信号に基づいて、第ルベルvO〜第4
レベルv3の各レベルを個別的に設定することができる
設定回路2〜5を選択し、これによって前記4つのレベ
ルのうちの1つのレベルが選択的に設定される。こうし
て、第5図(3)に示されるような駆動信号が導出され
、これが液晶パネルのセグメント電極に与えられる。
れる表示データと、第511(2)に示される交流化信
号とが与えられる。デコーダ1では、入力される表示デ
ータおよび交流化信号に基づいて、第ルベルvO〜第4
レベルv3の各レベルを個別的に設定することができる
設定回路2〜5を選択し、これによって前記4つのレベ
ルのうちの1つのレベルが選択的に設定される。こうし
て、第5図(3)に示されるような駆動信号が導出され
、これが液晶パネルのセグメント電極に与えられる。
たとえば時刻toから時刻t1までの第1期間T1およ
び時刻t1から時刻t2までの第2期間T2において、
表示データはそれぞれrオン状態」を示すHレベルおよ
び「オフ状態」を示すLレベルがそれぞれ設定されてい
る0時刻t2から時刻t3までの第3期間T3および時
刻t3から時刻t4までの第4期間T4においても、前
記第1および第2期間Tl、T2と同様にHレベルおよ
びLレベルがそれぞれ設定されている。
び時刻t1から時刻t2までの第2期間T2において、
表示データはそれぞれrオン状態」を示すHレベルおよ
び「オフ状態」を示すLレベルがそれぞれ設定されてい
る0時刻t2から時刻t3までの第3期間T3および時
刻t3から時刻t4までの第4期間T4においても、前
記第1および第2期間Tl、T2と同様にHレベルおよ
びLレベルがそれぞれ設定されている。
このような表示データに対する交流化信号は、第1およ
び第2期間Tl、T2においてHレベルに設定され、第
3および第1期間T3.T4においてLレベルに設定さ
れている。このため、第1および第2期間Tl、T2と
第3および第1期間T3.T4における表示データが同
一にもかかわらず、前者では第4レベル■3および第3
レベルV2が設定されており、後者では第ルベルv。
び第2期間Tl、T2においてHレベルに設定され、第
3および第1期間T3.T4においてLレベルに設定さ
れている。このため、第1および第2期間Tl、T2と
第3および第1期間T3.T4における表示データが同
一にもかかわらず、前者では第4レベル■3および第3
レベルV2が設定されており、後者では第ルベルv。
および第2レベル■1がそれぞれ設定される。このよう
に変調された駆動信号がセグメント電極側に与えられる
とともに、これに対応した駆動信号がコモン電極側に与
えられることによって、液晶セルに印加する電圧の交流
化を実現することができる。
に変調された駆動信号がセグメント電極側に与えられる
とともに、これに対応した駆動信号がコモン電極側に与
えられることによって、液晶セルに印加する電圧の交流
化を実現することができる。
発明が解決しようとする課題
このような従来の技術では、表示データと交流化信号と
は非同期で入力されており、この駆動回路に対する表示
データと交流化信号との入力タイミングが異なる場合が
ある。たとえば、第6図に示されるように表示データの
立上りまたは立下りエツジと交流化信号の立上りまたは
立下りエツジとのタイミングがずれた場合には、各エツ
ジがずれた期間ΔTl、ΔT2.ΔT3.・・・毎に不
所望な電圧レベルが選択されてしまい、これらが駆動信
号中にノイズNl、N2.N3.・・・となって現れ、
表示パネルの表示品質が劣化してしまう。
は非同期で入力されており、この駆動回路に対する表示
データと交流化信号との入力タイミングが異なる場合が
ある。たとえば、第6図に示されるように表示データの
立上りまたは立下りエツジと交流化信号の立上りまたは
立下りエツジとのタイミングがずれた場合には、各エツ
ジがずれた期間ΔTl、ΔT2.ΔT3.・・・毎に不
所望な電圧レベルが選択されてしまい、これらが駆動信
号中にノイズNl、N2.N3.・・・となって現れ、
表示パネルの表示品質が劣化してしまう。
したがって本発明の目的は、駆動回路から導出される駆
動信号中のノイズの発生を抑制し、表示装置の表示品質
の劣化を防止することができる表示装置の駆動回路を提
供することである。
動信号中のノイズの発生を抑制し、表示装置の表示品質
の劣化を防止することができる表示装置の駆動回路を提
供することである。
課題を解決するための手段
本発明は、相互に対向する表面にそれぞれ形成された電
極問に表示セルを介在して構成される表示装置の電極に
与えられる駆動信号を出力する駆動回路において、 パルス状の表示データと変調信号とが入力され、これら
の間に予め定める論理演算を施す論理演算手段と、 複数種類のレベルを有する駆動電源が接続され、前記論
理演算手段の出力に基づいてそのいずれか1つを選択し
て前記駆動信号を出力する電源選択手段と、 前記論理演算手段の前段に設けられ、表示データおよび
変調信号がそれぞれ入力され、共通のクロック信号に同
期させて表示データおよび変調信号を出力する同期化手
段とを含むことを特徴とする表示装置の駆動回路である
。
極問に表示セルを介在して構成される表示装置の電極に
与えられる駆動信号を出力する駆動回路において、 パルス状の表示データと変調信号とが入力され、これら
の間に予め定める論理演算を施す論理演算手段と、 複数種類のレベルを有する駆動電源が接続され、前記論
理演算手段の出力に基づいてそのいずれか1つを選択し
て前記駆動信号を出力する電源選択手段と、 前記論理演算手段の前段に設けられ、表示データおよび
変調信号がそれぞれ入力され、共通のクロック信号に同
期させて表示データおよび変調信号を出力する同期化手
段とを含むことを特徴とする表示装置の駆動回路である
。
作 用
本発明に従えば、同期化手段を設けることによって表示
データと変調信号との論理演算手段への入力タイミング
の同期化を図ることができ、これによって前記入力タイ
ミングのずれによる駆動電圧中のノイズの発生を抑制す
ることができる。すなわち、表示データと変調信号と、
が同期せずに論理演算手段に入力されると、両者の入力
タイミングがずれている期間において電源選択手段で不
所望な種類の電源が選択されてしまい、これが駆動信号
中にノイズとして現れてしまう、したがって、表示デー
タと変調信号との前記入力タイミングの同期を図ること
によって、前記駆動信号中のノイズを削減することがで
きる。
データと変調信号との論理演算手段への入力タイミング
の同期化を図ることができ、これによって前記入力タイ
ミングのずれによる駆動電圧中のノイズの発生を抑制す
ることができる。すなわち、表示データと変調信号と、
が同期せずに論理演算手段に入力されると、両者の入力
タイミングがずれている期間において電源選択手段で不
所望な種類の電源が選択されてしまい、これが駆動信号
中にノイズとして現れてしまう、したがって、表示デー
タと変調信号との前記入力タイミングの同期を図ること
によって、前記駆動信号中のノイズを削減することがで
きる。
実施例
第1図は、本発明の一実施例に用いられる液晶表示装置
11の電気的構成を示すブロック図である、液晶パネル
12には、複数本のコモン電極13および複数本のセグ
メント電極14がそれぞれ直交して配設されている。各
コモン電極およびセグメント電極は、それぞれコモン駆
動回路15およびセグメント駆動回路16からの駆動信
号が印加され、これによって液晶パネル12の表示が行
われる。各駆動回路15.16には、表示制御回路17
から表示データ、交流化信号(FR)、およびクロック
信号などを含む表示制御情報がそれぞれ与えられる。セ
グメント駆動回路16には、各セグメント電極14に個
別的に対応付けられた電圧設定回路18が設けられる。
11の電気的構成を示すブロック図である、液晶パネル
12には、複数本のコモン電極13および複数本のセグ
メント電極14がそれぞれ直交して配設されている。各
コモン電極およびセグメント電極は、それぞれコモン駆
動回路15およびセグメント駆動回路16からの駆動信
号が印加され、これによって液晶パネル12の表示が行
われる。各駆動回路15.16には、表示制御回路17
から表示データ、交流化信号(FR)、およびクロック
信号などを含む表示制御情報がそれぞれ与えられる。セ
グメント駆動回路16には、各セグメント電極14に個
別的に対応付けられた電圧設定回路18が設けられる。
第2図は、電圧設定回路18の電気的構成を示すブロッ
ク図である。!圧設窓回路18は、Pチャネルの電界効
果トランジスタ(以下、FETと称する>20.21お
よびNチャネルのFET22.23の4つのFETから
成る駆動電圧選択手段24と、駆動電圧選択用のデコー
ダ25と、2つのD型フリップフロップ26.27とを
含んで構成される。前記駆動電圧設定手段24のFET
20〜23の各ソースには、相互に異なる第ルベル■0
〜第4レベル■3の各電源電圧が供給される。一方、各
ドレイン側は、接続点28を介して共通に接続され、接
続点28の出力は、駆動信号として、対応するセグメン
ト電極に供給される。
ク図である。!圧設窓回路18は、Pチャネルの電界効
果トランジスタ(以下、FETと称する>20.21お
よびNチャネルのFET22.23の4つのFETから
成る駆動電圧選択手段24と、駆動電圧選択用のデコー
ダ25と、2つのD型フリップフロップ26.27とを
含んで構成される。前記駆動電圧設定手段24のFET
20〜23の各ソースには、相互に異なる第ルベル■0
〜第4レベル■3の各電源電圧が供給される。一方、各
ドレイン側は、接続点28を介して共通に接続され、接
続点28の出力は、駆動信号として、対応するセグメン
ト電極に供給される。
前記デコーダ25は、NANDゲー)Al、A2および
ANDゲートA3.A4から構成され、各出力は前記F
ET20〜23の各ゲートにそれぞれ個別的に与えられ
る。
ANDゲートA3.A4から構成され、各出力は前記F
ET20〜23の各ゲートにそれぞれ個別的に与えられ
る。
前記フリップフロップ26の出力Q1はNANDゲート
A1およびANDゲートA4の各一方入力として与えら
れ、出力Q1はNANDゲートA2およびANDゲート
A3の各一方入力として与えられる。フリップ70ツブ
27の出力Q2は2つのANDゲートA3.A4の各他
方入力として与えられ、出力Q2は2つのNANDゲー
トAI。
A1およびANDゲートA4の各一方入力として与えら
れ、出力Q1はNANDゲートA2およびANDゲート
A3の各一方入力として与えられる。フリップ70ツブ
27の出力Q2は2つのANDゲートA3.A4の各他
方入力として与えられ、出力Q2は2つのNANDゲー
トAI。
A2の各他方入力として与えられる。フリップフロップ
26のデータ人力りには、セグメント電極をオン・オフ
駆動するための表示データが与えられ、フリップフロッ
プ27のデータ入力りには駆動信号の交流化を図るため
の交流化信号が与えられる。2つのクリップフロップ2
6.27のクロック入力CKには、共通のクロック信号
が与えられる。これらの表示データ、交流化信号、およ
びクロック信号は、前記表示制御回路17から供給され
る。
26のデータ人力りには、セグメント電極をオン・オフ
駆動するための表示データが与えられ、フリップフロッ
プ27のデータ入力りには駆動信号の交流化を図るため
の交流化信号が与えられる。2つのクリップフロップ2
6.27のクロック入力CKには、共通のクロック信号
が与えられる。これらの表示データ、交流化信号、およ
びクロック信号は、前記表示制御回路17から供給され
る。
第3図は、動作を説明するためのタイミングチャートで
ある。
ある。
第3図(1)に示される表示データおよび第3図(2)
に示される交流化信号がそれぞれ”フリップフロップ2
6.27のデータ入力りとして与えられるとともに、各
クロック人力CKとして第3図(3)に示されるクロッ
ク信号が与えられると、各出力Ql、Ql、Q2.Q2
は、第3図(4)〜同図(7)に示される波形が得られ
る。すなわち、表示データと交流化信号とが非同期で入
力されても、共通のクロック信号によって同期化を図る
ことができ、表示データと交流化信号との入力タイミン
グのずれΔTを解消することができる。
に示される交流化信号がそれぞれ”フリップフロップ2
6.27のデータ入力りとして与えられるとともに、各
クロック人力CKとして第3図(3)に示されるクロッ
ク信号が与えられると、各出力Ql、Ql、Q2.Q2
は、第3図(4)〜同図(7)に示される波形が得られ
る。すなわち、表示データと交流化信号とが非同期で入
力されても、共通のクロック信号によって同期化を図る
ことができ、表示データと交流化信号との入力タイミン
グのずれΔTを解消することができる。
フリップフロップ26.27の各出力が与えられるデコ
ーダ25のゲートA1.A4の各出力には、第3図(8
)〜同図(11)に示されるような波形が得られる。こ
うして電圧設定回路18の接続点28には、第3図(1
2)に示される波形を有する駆動信号が導出され、これ
が対応するセグメント電極に与えられる。
ーダ25のゲートA1.A4の各出力には、第3図(8
)〜同図(11)に示されるような波形が得られる。こ
うして電圧設定回路18の接続点28には、第3図(1
2)に示される波形を有する駆動信号が導出され、これ
が対応するセグメント電極に与えられる。
このようにデコーダ25の前段に2つのフリップフロッ
プ26.27を設ける・ことによって、非同期で入力さ
れる表示データおよび交流化信号をクロック信号に同期
させ、これによって駆動信号を一意的に決定することが
できる。したがって従来技術の項で述べたような入力タ
イミングの非同期に起因したノイズの発生を抑制するこ
とができ、このノイズによる表示品質の劣化を防止する
ことができる。
プ26.27を設ける・ことによって、非同期で入力さ
れる表示データおよび交流化信号をクロック信号に同期
させ、これによって駆動信号を一意的に決定することが
できる。したがって従来技術の項で述べたような入力タ
イミングの非同期に起因したノイズの発生を抑制するこ
とができ、このノイズによる表示品質の劣化を防止する
ことができる。
なお、本実施例ではセグメント駆動回路16内の電圧設
定回路18について説明したけれども、同様な同期化を
図るための手段をコモン駆動回路15にも適用すること
ができる。また、液晶表示装置の種類としては、いわゆ
る単純マトリクス型の液晶表示装置を用いてもよく、ま
たアクティブ・マトリクス型の液晶表示装置に用いても
よい。
定回路18について説明したけれども、同様な同期化を
図るための手段をコモン駆動回路15にも適用すること
ができる。また、液晶表示装置の種類としては、いわゆ
る単純マトリクス型の液晶表示装置を用いてもよく、ま
たアクティブ・マトリクス型の液晶表示装置に用いても
よい。
発明の効果
以上のように本発明に従えば、表示データと変調信号と
が論理演算手段に入力される際の入力タイミングを同期
手段によって同期させているので、前記入力タイミング
のずれに起因した駆動信号中のノイズを削減することが
でき、したがって表示装置の表示品質が劣化することを
防止することができる。
が論理演算手段に入力される際の入力タイミングを同期
手段によって同期させているので、前記入力タイミング
のずれに起因した駆動信号中のノイズを削減することが
でき、したがって表示装置の表示品質が劣化することを
防止することができる。
第1図は本発明の一実施例に用いられる液晶表示装置の
電気的構成を示すブロック図、第2図は電圧設定回路1
8の電気的構成を示すブロック図、第3図は動作を説明
するためのタイミングチャート、第4図は典型的な先行
技術の電気的構成を示すブロック図、第5図および第6
図は従来技術の動作を説明するためのタイミングチャー
トである。 11・・・液晶表示装置、12・・・液晶パネル、13
・・・コモン電極、14・・・セグメント電極、15・
・・コモン駆動回路、16・・・セグメント駆動回路、
17・・・表示制御回路、18・・・電圧設定回路、2
4・・・駆動電圧選択手段、25・・・デコーダ、26
.27・・・フリップフロップ 代理人 弁理士 西教 圭一部 第 1g1 第32
電気的構成を示すブロック図、第2図は電圧設定回路1
8の電気的構成を示すブロック図、第3図は動作を説明
するためのタイミングチャート、第4図は典型的な先行
技術の電気的構成を示すブロック図、第5図および第6
図は従来技術の動作を説明するためのタイミングチャー
トである。 11・・・液晶表示装置、12・・・液晶パネル、13
・・・コモン電極、14・・・セグメント電極、15・
・・コモン駆動回路、16・・・セグメント駆動回路、
17・・・表示制御回路、18・・・電圧設定回路、2
4・・・駆動電圧選択手段、25・・・デコーダ、26
.27・・・フリップフロップ 代理人 弁理士 西教 圭一部 第 1g1 第32
Claims (1)
- 【特許請求の範囲】 相互に対向する表面にそれぞれ形成された電極間に表
示セルを介在して構成される表示装置の電極に与えられ
る駆動信号を出力する駆動回路において、 パルス状の表示データと変調信号とが入力され、これら
の間に予め定める論理演算を施す論理演算手段と、 複数種類のレベルを有する駆動電源が接続され、前記論
理演算手段の出力に基づいてそのいずれか1つを選択し
て前記駆動信号を出力する電源選択手段と、 前記論理演算手段の前段に設けられ、表示データおよび
変調信号がそれぞれ入力され、共通のクロック信号に同
期させて表示データおよび変調信号を出力する同期化手
段とを含むことを特徴とする表示装置の駆動回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1095957A JPH07101335B2 (ja) | 1989-04-15 | 1989-04-15 | 表示装置の駆動回路 |
EP19900106920 EP0393487A3 (en) | 1989-04-15 | 1990-04-11 | Display device driving circuit |
CA002014532A CA2014532C (en) | 1989-04-15 | 1990-04-12 | Display device driving circuit |
US07/509,014 US5115232A (en) | 1989-04-15 | 1990-04-13 | Display device driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1095957A JPH07101335B2 (ja) | 1989-04-15 | 1989-04-15 | 表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02273787A true JPH02273787A (ja) | 1990-11-08 |
JPH07101335B2 JPH07101335B2 (ja) | 1995-11-01 |
Family
ID=14151719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1095957A Expired - Fee Related JPH07101335B2 (ja) | 1989-04-15 | 1989-04-15 | 表示装置の駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5115232A (ja) |
EP (1) | EP0393487A3 (ja) |
JP (1) | JPH07101335B2 (ja) |
CA (1) | CA2014532C (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2719224B2 (ja) * | 1990-09-28 | 1998-02-25 | シャープ株式会社 | 表示装置の駆動回路 |
US5206749A (en) | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
US5376979A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | Slide projector mountable light valve display |
US5362671A (en) * | 1990-12-31 | 1994-11-08 | Kopin Corporation | Method of fabricating single crystal silicon arrayed devices for display panels |
US5743614A (en) * | 1990-12-31 | 1998-04-28 | Kopin Corporation | Housing assembly for a matrix display |
US6320568B1 (en) | 1990-12-31 | 2001-11-20 | Kopin Corporation | Control system for display panels |
US5528397A (en) * | 1991-12-03 | 1996-06-18 | Kopin Corporation | Single crystal silicon transistors for display panels |
JPH07109544B2 (ja) * | 1991-05-15 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置並びにその駆動方法及び駆動装置 |
EP0515191B1 (en) * | 1991-05-21 | 1998-08-26 | Sharp Kabushiki Kaisha | A display apparatus, a drive circuit for a display apparatus, and a method of driving a display apparatus |
JP3212352B2 (ja) * | 1992-04-09 | 2001-09-25 | カシオ計算機株式会社 | 表示駆動装置 |
US5781164A (en) * | 1992-11-04 | 1998-07-14 | Kopin Corporation | Matrix display systems |
JPH06274133A (ja) * | 1993-03-24 | 1994-09-30 | Sharp Corp | 表示装置の駆動回路及び表示装置 |
JP3275991B2 (ja) * | 1994-07-27 | 2002-04-22 | シャープ株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
US5900886A (en) * | 1995-05-26 | 1999-05-04 | National Semiconductor Corporation | Display controller capable of accessing an external memory for gray scale modulation data |
US5821910A (en) * | 1995-05-26 | 1998-10-13 | National Semiconductor Corporation | Clock generation circuit for a display controller having a fine tuneable frame rate |
US5675355A (en) * | 1996-06-18 | 1997-10-07 | The United States Of America As Represented By The Secretary Of The Army | Automated coherent clock synthesis for matrix display |
KR100234717B1 (ko) * | 1997-02-03 | 1999-12-15 | 김영환 | 엘씨디 패널의 구동전압 공급회로 |
CN102525484B (zh) * | 2012-02-20 | 2013-06-12 | 秦皇岛市康泰医学系统有限公司 | 一种数字便携式脉搏血氧仪及其电池供电控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5669688A (en) * | 1979-11-13 | 1981-06-11 | Nippon Electric Co | Liquid crystal unit driver |
JPS60241091A (ja) * | 1984-05-16 | 1985-11-29 | 日立マイクロコンピユ−タエンジニアリング株式会社 | 液晶駆動回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2050668B (en) * | 1979-05-28 | 1983-03-16 | Suwa Seikosha Kk | Matrix liquid crystal display system |
US4393379A (en) * | 1980-12-31 | 1983-07-12 | Berting John P | Non-multiplexed LCD drive circuit |
US4427978A (en) * | 1981-08-31 | 1984-01-24 | Marshall Williams | Multiplexed liquid crystal display having a gray scale image |
JPS5888788A (ja) * | 1981-11-24 | 1983-05-26 | 株式会社日立製作所 | 液晶表示装置 |
US4525710A (en) * | 1982-02-16 | 1985-06-25 | Seiko Instruments & Electronics Ltd. | Picture display device |
JPS6150119A (ja) * | 1984-08-20 | 1986-03-12 | Hitachi Ltd | 液晶表示装置用駆動回路 |
US4775891A (en) * | 1984-08-31 | 1988-10-04 | Casio Computer Co., Ltd. | Image display using liquid crystal display panel |
JPH0680477B2 (ja) * | 1985-02-06 | 1994-10-12 | キヤノン株式会社 | 液晶表示パネル及び駆動方法 |
DE3815400A1 (de) * | 1987-05-08 | 1988-11-17 | Seikosha Kk | Verfahren zur ansteuerung einer optischen fluessigkristalleinrichtung |
-
1989
- 1989-04-15 JP JP1095957A patent/JPH07101335B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-11 EP EP19900106920 patent/EP0393487A3/en not_active Withdrawn
- 1990-04-12 CA CA002014532A patent/CA2014532C/en not_active Expired - Fee Related
- 1990-04-13 US US07/509,014 patent/US5115232A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5669688A (en) * | 1979-11-13 | 1981-06-11 | Nippon Electric Co | Liquid crystal unit driver |
JPS60241091A (ja) * | 1984-05-16 | 1985-11-29 | 日立マイクロコンピユ−タエンジニアリング株式会社 | 液晶駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
CA2014532A1 (en) | 1990-10-15 |
EP0393487A3 (en) | 1991-03-27 |
EP0393487A2 (en) | 1990-10-24 |
CA2014532C (en) | 1994-10-04 |
US5115232A (en) | 1992-05-19 |
JPH07101335B2 (ja) | 1995-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02273787A (ja) | 表示装置の駆動回路 | |
EP0553823B1 (en) | Horizontal driver circuit with fixed pattern eliminating function | |
KR100470758B1 (ko) | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 | |
US6218878B1 (en) | D-type flip-flop circiut | |
JPS6273294A (ja) | 画像表示装置 | |
US4011516A (en) | Frequency correction arrangement | |
US6157228A (en) | Data line driving circuit formed by a TFT based on polycrystalline silicon | |
JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
US3935475A (en) | Two-phase MOS synchronizer | |
US6252449B1 (en) | Clock distribution circuit in an integrated circuit | |
JP3579947B2 (ja) | 液晶表示装置 | |
JPH09237071A (ja) | Lcdモジュールの直流衝撃予防方法 | |
JPH07140439A (ja) | 表示装置 | |
US4173758A (en) | Driving circuit for electrochromic display devices | |
GB2095453A (en) | Electrochromic display device | |
KR940009132B1 (ko) | 멀티 시프트레지스터 구동회로 | |
JPS5857118B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
JPH0676592A (ja) | イネーブル回路 | |
JP2951191B2 (ja) | 液晶駆動回路 | |
JP2897540B2 (ja) | 半導体集積回路 | |
JP4052339B2 (ja) | 駆動回路、アクティブマトリクス基板、および表示装置 | |
JPS62258514A (ja) | フリツプフロツプ回路 | |
JPS6281185A (ja) | 液晶駆動回路 | |
KR19980047064A (ko) | 강유전성 액정 표시 패널의 구동 방법 | |
JPH02122719A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |