JPS5857118B2 - エレクトロクロミズムヒヨウジソウチノ クドウカイロ - Google Patents
エレクトロクロミズムヒヨウジソウチノ クドウカイロInfo
- Publication number
- JPS5857118B2 JPS5857118B2 JP9793475A JP9793475A JPS5857118B2 JP S5857118 B2 JPS5857118 B2 JP S5857118B2 JP 9793475 A JP9793475 A JP 9793475A JP 9793475 A JP9793475 A JP 9793475A JP S5857118 B2 JPS5857118 B2 JP S5857118B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display information
- information signal
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はエレクトロクロミズム表示装置の駆動回路、特
に電子時計用の１駆動回路に関する。
に電子時計用の１駆動回路に関する。
従来受光型の電子光学的表示装置としては液晶表示装置
が用いられていたが、最近エレクトロクロミズム表示装
置が提案されている。
が用いられていたが、最近エレクトロクロミズム表示装
置が提案されている。
液晶表示装置とエレクトロクロミズム表示装置では電気
的、物理的特性が異なるため、駆動回路も新規なものが
要求されている。
的、物理的特性が異なるため、駆動回路も新規なものが
要求されている。
両者の主たる相違点は次の２点である。
１、 エレクトロクロミズム表示装置にはメモリー作用
があるが、現在用いられている液晶表示装置にはこの作
用がない。
があるが、現在用いられている液晶表示装置にはこの作
用がない。
２、エレクトロクロミズム表示装置は液晶表示装置に比
べ駆動時のエネルギー消費が非常に太きい。
べ駆動時のエネルギー消費が非常に太きい。
従ってエレクトロクロミズム表示装置の駆動回路はメモ
リー作用の利点を用いて駆動エネルギーの大きい欠点を
補うよう要請されている。
リー作用の利点を用いて駆動エネルギーの大きい欠点を
補うよう要請されている。
それは、情報の書込み時の電圧印加を最小限必要な時間
のみにし、さらに書替えられるべき表示要素以外には電
圧を印加しないことである。
のみにし、さらに書替えられるべき表示要素以外には電
圧を印加しないことである。
本発明の目的は上記の要請にそったエレクトロクロミズ
ム表示装置の駆動回路、特に電子時計に適しておりＩＣ
化可能な駆動回路を提供することである。
ム表示装置の駆動回路、特に電子時計に適しておりＩＣ
化可能な駆動回路を提供することである。
以下図面に基いて本発明の説明を行う。
第１図は本発明による駆動回路の一実施例である。
第１図においてカウンタ１の情報はデコーダ２に送られ
て表示情報信号に変換され駆動回路３に送られる。
て表示情報信号に変換され駆動回路３に送られる。
ラッチ回路４は表示情報信号を遅延させるために設けら
れた遅延回路でデータ入力端子にはデコーダ２の出力で
ある表示情報信号が印加され、クロック入力端子には遅
延用のタイミング信号が印加される。
れた遅延回路でデータ入力端子にはデコーダ２の出力で
ある表示情報信号が印加され、クロック入力端子には遅
延用のタイミング信号が印加される。
ＡＮＤゲート５は表示情報報信号の立上りに同期したパ
ルス信号をつくる第１論理ゲートで、一方の入力には表
示情報信号が印加され、他の入力はラッチ回路４０反転
出力端に接続されている。
ルス信号をつくる第１論理ゲートで、一方の入力には表
示情報信号が印加され、他の入力はラッチ回路４０反転
出力端に接続されている。
ＮＡＮＤ ゲート６は表示情報信号の立下りに同期し
たパルス信号をつくる第２の論理ゲートで一方の入力は
ラッチ回路４の出力端に接続され、他方の入力にはイン
バータ７を介して表示情報信号が印加されている。
たパルス信号をつくる第２の論理ゲートで一方の入力は
ラッチ回路４の出力端に接続され、他方の入力にはイン
バータ７を介して表示情報信号が印加されている。
第１ＯＮ−チャネルＭＯ８ＦＥＴ ９のゲート電極はＡ
ＮＤゲート５の出力に接続されソース電極は電源の低電
位側に接続され、第２のＰ−チャネルＭＯ３ＦＥＴ ８
のゲート電極はＮＡＮＤ ゲート６の出力に接続され
；ソース電極は電源の高電位側に接続され、ドレイン電
極はＮ−チャネルＭＯ８ＦＥＴ ９０ドレイン電極と接
続されて駆動回路３の出力となり、エレクトロクロミズ
ム表示装置のセグメント電極に接続される。
ＮＤゲート５の出力に接続されソース電極は電源の低電
位側に接続され、第２のＰ−チャネルＭＯ３ＦＥＴ ８
のゲート電極はＮＡＮＤ ゲート６の出力に接続され
；ソース電極は電源の高電位側に接続され、ドレイン電
極はＮ−チャネルＭＯ８ＦＥＴ ９０ドレイン電極と接
続されて駆動回路３の出力となり、エレクトロクロミズ
ム表示装置のセグメント電極に接続される。
なおデコーダ２からは、エレクトロクロミズム表示装置
の各セグメント電極に対応して表示情報信号が出力され
、各表示情報信号毎に駆動回路３が設けられる第１図の
回路において表示情報信号は、■でエレクトロクロミズ
ム表示装置を着色状態にする情報、Ｌで消色状態にする
情報を示し、エレクトロクロミズム表示装置は、セグメ
ント電極が電源の低電位側に接続されると着色状態、高
電位側に接続されると消色状態になるものとして構成さ
れている。
の各セグメント電極に対応して表示情報信号が出力され
、各表示情報信号毎に駆動回路３が設けられる第１図の
回路において表示情報信号は、■でエレクトロクロミズ
ム表示装置を着色状態にする情報、Ｌで消色状態にする
情報を示し、エレクトロクロミズム表示装置は、セグメ
ント電極が電源の低電位側に接続されると着色状態、高
電位側に接続されると消色状態になるものとして構成さ
れている。
表はラッチ回路４の動作を示す真理値表である。
上記表から明らかなように、ラッチ回路４のデータ入力
端子に第２図１０に示す表示情報信号が印加され、クロ
ック入力端子に第２図１１に示す遅延用のタイミング信
号が印加されると、出力端子には第２図１２に示すよう
に信号が現われる。
端子に第２図１０に示す表示情報信号が印加され、クロ
ック入力端子に第２図１１に示す遅延用のタイミング信
号が印加されると、出力端子には第２図１２に示すよう
に信号が現われる。
信号１２は表示情報信号１０が信号１１の約半周期分遅
延された信号となっている。
延された信号となっている。
なお、表示情報信号１０の状態変化は信号１１の立下り
に同期しかつやや時間的に遅れている。
に同期しかつやや時間的に遅れている。
第２図のタイミングチャートから明らかなように、ラッ
チ回路４の出力端に信号１２が出力されると、ＮＡＮＤ
ゲート６の出力には信号１３ＡＮＤゲート５の出力
には信号１４が現れる。
チ回路４の出力端に信号１２が出力されると、ＮＡＮＤ
ゲート６の出力には信号１３ＡＮＤゲート５の出力
には信号１４が現れる。
信号１３は表示情報信号１０がＨからＬに変化する度に
、１発のパルスを出す負パルス信号であり信号１４は表
示情報信号１０がＬからＨに変化する度に１発のパルス
を出すパルス信号である。
、１発のパルスを出す負パルス信号であり信号１４は表
示情報信号１０がＬからＨに変化する度に１発のパルス
を出すパルス信号である。
信号１３，１４０パルス巾は、表示情報信号がラッチ回
路４によって遅延させられた遅延時間に等しい。
路４によって遅延させられた遅延時間に等しい。
表示情報信号がＬからＨになり着色されるべき情報を示
すと、ＡＮＤゲート５の出力が短時間Ｈとなり、それに
よってＮ−チャネネルＭＯ８ＦＥＴ ９がＯＮとなりエ
レクトロクロミズム表示装置のセグメント電極が低電位
側に接続され、着色状態となる。
すと、ＡＮＤゲート５の出力が短時間Ｈとなり、それに
よってＮ−チャネネルＭＯ８ＦＥＴ ９がＯＮとなりエ
レクトロクロミズム表示装置のセグメント電極が低電位
側に接続され、着色状態となる。
エレクトロクロミズム表示装置への通電時間は、ＡＮＤ
ゲート５の出力パルス信号のパルス巾に制限され、通電
後はメモリー作用によって着色状態を維持する。
ゲート５の出力パルス信号のパルス巾に制限され、通電
後はメモリー作用によって着色状態を維持する。
表示情報信号がＨからＬになり消色されるべき情報を示
すとＮＡＮＤ ゲート６の出力が短時間りとなり、そ
れによってＰ−チャネルＭＯ８ＦＥＴ ８がＯＮとなり
、エレクトロクロミズム表示装置のセグメント電極が高
電位側に接続され、消色状態となる。
すとＮＡＮＤ ゲート６の出力が短時間りとなり、そ
れによってＰ−チャネルＭＯ８ＦＥＴ ８がＯＮとなり
、エレクトロクロミズム表示装置のセグメント電極が高
電位側に接続され、消色状態となる。
第１図の実施例においては、回路の素子数を減少させる
ため、表示情報信号１０を遅延させた時間巾のパルス信
号をつくり、その時間巾をエレクトロクロミズム表示装
置への通電時間としている。
ため、表示情報信号１０を遅延させた時間巾のパルス信
号をつくり、その時間巾をエレクトロクロミズム表示装
置への通電時間としている。
以上述べてきたように、本発明の回路によればエレクト
ロクロミズム表示装置の効率的な駆動が可能である。
ロクロミズム表示装置の効率的な駆動が可能である。
又本発明の駆動回路はＣＭＯ８ＩＣ内に集積可能なので
電子時計用に適している。
電子時計用に適している。
第１図は本発明による駆動回路の一実施例回路図、第２
図は第１図の説明を行うタイミングチャートである。 ３・・・・・・駆動回路、４・・・・・・ラッチ回路、
５・・・・・・第１の論理ゲート、６・・・・・・第２
の論理ゲート。
図は第１図の説明を行うタイミングチャートである。 ３・・・・・・駆動回路、４・・・・・・ラッチ回路、
５・・・・・・第１の論理ゲート、６・・・・・・第２
の論理ゲート。
Claims (1)
- 【特許請求の範囲】 １ 表示情報信号を遅延させる遅延回路、前記表示情報
信号と前記遅延回路の出力信号を比較し、前記表示情報
信号の立上りに同期したパルス信号をつくる第１の論理
ゲート、及び前記表示情報信号の立下りに同期したパル
ス信号をつくる第２の論理ゲート、 前記第１の論理ゲートの出力とゲート電極が接続された
第１のＭＯＳＦＥＴ、 前記第２の論理ゲートの出力とゲート電極が接続され、
前記第１のＭＯＳＦＥＴと互のドレイン電極が接続され
、かつ前記第１のＭＯＳＦＥＴと極性が逆である第２の
ＭＯ８Ｆ’ＥＴを有することを特徴とするエレクトロク
ロミズム表示装置の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9793475A JPS5857118B2 (ja) | 1975-08-12 | 1975-08-12 | エレクトロクロミズムヒヨウジソウチノ クドウカイロ |
| US05/701,971 US4060974A (en) | 1975-07-02 | 1976-07-01 | Method and apparatus for driving electrochromic display device |
| GB27716/76A GB1556745A (en) | 1975-07-02 | 1976-07-02 | Driver circuit fo an electrochromic display device |
| HK343/82A HK34382A (en) | 1975-07-02 | 1982-07-29 | A driver circuit for an electrochromic display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9793475A JPS5857118B2 (ja) | 1975-08-12 | 1975-08-12 | エレクトロクロミズムヒヨウジソウチノ クドウカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5221795A JPS5221795A (en) | 1977-02-18 |
| JPS5857118B2 true JPS5857118B2 (ja) | 1983-12-19 |
Family
ID=14205490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9793475A Expired JPS5857118B2 (ja) | 1975-07-02 | 1975-08-12 | エレクトロクロミズムヒヨウジソウチノ クドウカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857118B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227111A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | 狭帯域フイルタ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625614A (en) * | 1979-08-08 | 1981-03-12 | Tsukishima Kikai Co Ltd | Method for feeding solid waste |
-
1975
- 1975-08-12 JP JP9793475A patent/JPS5857118B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227111A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | 狭帯域フイルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5221795A (en) | 1977-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4117475A (en) | Driver circuit for electrochromic display device | |
| US9030397B2 (en) | Gate driver, driving circuit, and LCD | |
| US9171516B2 (en) | Gate driver on array circuit | |
| JP2008052252A (ja) | 電気泳動表示パネルの駆動方法並びに駆動装置、電気泳動表示装置、および電子機器 | |
| JPH07101335B2 (ja) | 表示装置の駆動回路 | |
| GB1471219A (en) | Display arrangement | |
| US4074256A (en) | Driver circuit for driving electrochromic display device | |
| US4060975A (en) | Method and apparatus for driving electrochromic display device | |
| US4148015A (en) | Electronic timepiece with an electrochromic display | |
| JPS5857118B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
| US4060974A (en) | Method and apparatus for driving electrochromic display device | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| US4096412A (en) | Driver circuit for electrochromic display device | |
| US4516120A (en) | Display device | |
| KR910001952B1 (ko) | 키 회로 | |
| US3760580A (en) | Binary divider circuit for electronic watch | |
| GB1464993A (en) | Crystal oscillator type electronic timepiece | |
| JPS5853342B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
| JPS5823637B2 (ja) | 液晶表示装置 | |
| JPS595880B2 (ja) | エレクトロクロミック表示装置を備えた電子時計 | |
| KR860000633B1 (ko) | 1/4듀티사이클(Duty Cycle)을 갖는 액정표시 구동회로. | |
| JPS5857117B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
| JPS5890695A (ja) | エレクヘロクロミツク表示体の駆動装置 | |
| JPS5846718B2 (ja) | 電子時計 | |
| KR830001958B1 (ko) | 레벨쉬프터를 겸한 시-모스(c-mos)형 래치회로 |