KR830001958B1

KR830001958B1 - 레벨쉬프터를 겸한 시-모스(c-mos)형 래치회로

Info

Publication number: KR830001958B1
Application number: KR1019810004941A
Authority: KR
Inventors: 박영빈
Original assignee: 삼성전자공업 주식회사; 강진구
Priority date: 1981-12-16
Filing date: 1981-12-16
Publication date: 1983-09-26

Abstract

내용 없음.

Description

레벨쉬프터를 겸한 시-모스(C-MOS)형 래치회로

제1(a)도는 본 발명의 회로도.

제1(b)도는 본 발명의 작용을 설명하려는 각부의 타이밍 챠트(Timing Chart).

제1(c)도는 본 발명에서 래치회로로 이용되고 있는 인버터와 그의 등가회로 및 전압인가 내용을 알기 위한 참고도.

제2(a)도는 종래의 레벨쉬프터(Level Shifter)를 이용한 엘. 시. 디(L. C. D.)구동용 시-모스 집적회로.

제2(b)도는 상기 회로의 작용을 설명하려는 각부의 타이밍챠트.

* 도면의 주요부분에 대한 부호의 설명

Lst : 레벨쉬프터를 겸한 래치 회로부 Q₁,Q₂, Q₃: P형모스트랜지스터

1, 2 : 인버터

본 발명은 손목시계용 시모스 집적회로의 액정표시 소자인 L. C. D.를 동작시키는데 있어서 1.5V레벨 신호를 3V레벨로 바꾸는 동시에 이에 필요한 교류식호를 발생시키는 회로에 관한 것이다.

일반적으로 L. C. D. 구동용 집적회로는 이 소자의 전압특성상 3V레벨 이상의 신호가 가해져야만 정상동작이 가능한 것이므로 이 소자에 인가되는 신호의 레벨을 높이는 것이 필요하다.

그러므로 종래의 L. C. D. 구동용 집적회로는 제2도와 같이 세그먼트 언, 오프(ON, OFF)신호 입력단(S)에 1.5V레벨을 인가하고, 디지트 선택 신호입력단(D)에 1.5V레벨을 인가하여 두신호를 레벨 쉬프터회로(LS)에 의해 3V레벨(제2(b)도의 (b) 및 (d)파형)로 바꾸어 세그먼트 신호를 디지트선택 신호로 래치시키고 그 결과를(제2(b)도의 (e) 및 (g)파형)를 배타논리합 게이트(Exclusive NOR gate : Ex)를 이용하여 L. C. D.구동용 출력파형(제2(b)도의 f 파형)을 발생하도록 하는 것이 일반적인 종래회로이다.

그러므로 종래의 L. C. D. 구동용 집적회로는 제2도와 같이 세그먼트 신호입력단(S)에 1.5V레벨을 인가하고(제2(b)도의 (a)파형), 이를 소정의 전압레벨인 3v로 하기 위한 레벨 쉬프터회로(Ls)가 꼭 필요한 것이며, 이는 제2(a)도와 같이 단자 b와 d에 1.5v레벨(V_DD=OV, V_SS=1.5V)을 가할 때 입력 상태가 V_DD일때나 V_SS일때나 N형 모스트랜지스터(Q₁', Q₂', Q₃')가 모두 언(ON)상태가 되어 V_EE(-3V)전압이 그대로 점으로 전달되므로 전혀 회로구 동이 불가능하기 때문이다. 그러므로, 종래의 이러한 종류의 회로에서는 레벨쉬프터회로(Ls)를 구성해야 하므로서 집적도 향상을 꾀하기 어렵고 원가상승의 요인이 되며 소비전류가 많이 드는 결함이 있다.

본 발명은 이러한 점을 해소하고자 발명한 것으로서 별도의 레벨쉬프터 회로(Ls)를 이러한 용도의 회로에서 없애므로서 집적회로의 집적능력향상과 원가절 감 및 소모전류를 대폭감소 할수 있는 회로를 제공하려는 목적이 있는 것이다.

이하에서 이를 상세히 설명하면 다음과 같다.

통상의 시계용 시-모스 집적회로에서 L. C. D.를 구동시키는 회로에 있어서 P 형모스트랜지스터(Q₁)의 게이트와 소오스 단자를 각기 디지트 신호 선택 입력단자(D)와 세그먼트신호 입력단자(S)에 연결하고, 이의 드레인 단자는 3V레벨의 전원단자(V_EE)를 일단에 가한 인버터(1, 2)를 래치 형태로한 일측을 접속하며, 다시 이 인버터(1, 2)를 래치 형태를 접속한 타측을, P형 모스트랜지스터(Q₂, Q₃)를 직렬 접속한 상태에서 P형 모스트랜지스터 (Q₃)의 드레인 단자에 접속하고, 상기 P형 모스트랜지스터(Q₂)의 게이트단자는 세그먼트 신호입력단자(S)에 연결하며, 이의 소오스 단자는 전원단자(V_DD: OV)에 연결하고, 상기 P형 모스트랜지스터(Q₁, Q₂, Q₃)의 서브스트레이트(Substrate(단자는 공통으로 하여 상기 0 레벨전원단에 (V_DD)에 연결하므로서 레벨쉬프터를 겸한 시-모스 래치회로(Lst)를 구성하고, 이의 출력을 통상의 L. C. D. 드라이브용 배타논리합 게이트(Ex)의 입력단에 연결하여서 된 것이다.

한편, 제1(c)도는 본 발명에 사용되는 인버터(1, 2)의 등가 회로로서 P형 모스트랜지스터(Q₀)의 소오스단자엔 OV레벨의 전원단자(V_DD)가 접속되고, n형 모스트랜지스터(Q₀')의 소오스단자엔 3V레벨의 전원단자(-V_EE)를 접속시킨다.

이러한 구성의 본 발명의 작용 효과를 설명하면 다음과 같다.

우선 세그먼트신호 입력단자(S)에 V_DD(OV)(제1(b)도의 (a)파형), 디지트 신호선택 입력단자(D)엔 V_SS(-1.5V)가 가해질 때는, 디지트 신호선택 입력단자(D)에 접속된 P형 모스트랜지스터(Q₁, Q₃)는 언(ON)되고, 트랜지스터는 오프(OFF)되어 C점에서만 세그먼트 신호입력전압(제1(b)도의 (a)파형)이 가해져서 C점의 전압이 V_DD(OV)레벨이 된다.

이는 다시 인버터(1)에 의해 d점이 -3V로 전환되는데, 이것은 제1(c)도와 같이 통상의 인버터는 시모스로 이룰 경우 N형 및 P형 모스트랜지스터(Q₀', Q₀)로 구성되고, P형 모스트랜지스터(Q₀)의 소오스단자에는 V_DD(OV)를 가하고 N형 모스트랜지스터(Q₀')의 소오스단자에는 V_EE(-3V)를 가하게 되면, N형 모스트랜지스터(Q₀')가 언 될때 그 출력이 이점에 나타나서 -3V레벨을 유지하는 것이다.

그리고 인버터(2)에 의해 다시 C점이 OV로 유지되어 기억된다.

이때, 래치된 이점의 전압인 V_EE(-3V)와 32Hz가 배타 논리합게이트(Ex)를 거치면서 그 출력이 32Hz가 반전된 파형이 되어 세그먼트는 언 상태가 된다.

또한, 세그먼트신호 입력단자(S)에 V_DD(-1.5V), 디지트 신호선택 입력단자(D)에 V_SS(-1.5 )가 각기 가해질 때는, P형 모스트랜지스터(Q₁, Q₃)는 언이되고, 트랜지스터(Q₂)도 언이 되어 d점에 V_DD레벨이 걸린다.

그러면 인버터(2)에 의해 c점이 V_EE(-3V)가 되고, 인버터(1)에 의해서는 d점이 V_DD가 유지되면서 래치된다.

이 d점의 전압은 32Hz배타 논리합게이트(Ex)를 거치면서 출력파 형인 32Hz가 그대로 출력이 나타나서 새그먼트는 오프된다.

또한, 세그먼트 신호 입력단자(S)에 V_SS(-1.5V)가 가해지고, 디지트신호선택 입력단자(D)에 V_DD(OV)가 가해질 경우는 P형 모스트랜지스터(Q₁, Q₃) 오프되어 세그먼트 신호 입력과 무관해지며 c와 d점이 이전상태를 유지하게 된다.

이러한 본 발명은 P형 모스트랜지스터와 인버터를 이용하여 레벨쉬프터를 겸한 래치회로를 구성하므로서 시계용 시-모스 집적회로에서 L. C. D. 구동용 집적회로의 소형화를 이루면서도 원가 절감을 할 수 있으며 소모 전류를 대폭 감소시킬 수 있는 유익한 특징이 있다.

Claims

통상의 시계용 시-모스 집적회로에서 L. C. D.를 구동시키는 회로에 있어서 P형 모스트랜지스터(Q₁)의 게이트와 소오스단자를 각기 디지트 신호 선택 입력단자(D)와 세그먼트 신호입력단자(S)에 연결하고, 이의 드레인 단자는 3V레벨의 전원단자(V_EE)를 일단에 가한 인버터(1, 2)를 래치 형태로 하여 접속하며, 이의 타측은 P형 모스트랜지스터(Q₂, Q₃)를 직렬 접속한 상태에서 상기 P형 모스트랜지스터(Q₃)의 드레인 단자에 접속하고, P형 모스트랜지스터(Q₂)의 게이트 단자는 세그먼트 신호 입력단자(S)에 연결하며, 이의 소오스 단자는 전원단자(V_DD: OV)에 연결하고, 상기 P형 모스트랜지스터(Q₁, Q₂, Q₃)의 서브스트레이트 단자는 공통으로 하여 "0" 레벨 전원단자(V_DD)에 연결하므로서 레벨쉬프터를 겸한 래치 회로부(LSt)를 구성하여서 됨을 특징으로 하는 레벨쉬프터를 겸한 래치 회로.