JPS5846718B2 - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS5846718B2 JPS5846718B2 JP51045186A JP4518676A JPS5846718B2 JP S5846718 B2 JPS5846718 B2 JP S5846718B2 JP 51045186 A JP51045186 A JP 51045186A JP 4518676 A JP4518676 A JP 4518676A JP S5846718 B2 JPS5846718 B2 JP S5846718B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- liquid crystal
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0023—Visual time or date indication means by light valves in general
- G04G9/0029—Details
- G04G9/0047—Details electrical, e.g. selection or application of the operating voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Indicating Measured Values (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、液晶表示手段を有す電子時計に係わり、特に
その液晶駆動方法、及び液晶劣化防止方法に関する。
その液晶駆動方法、及び液晶劣化防止方法に関する。
本発明の目的は、水晶発振器等の時間標準源の発振停止
時における液晶表示手段の直流駆動を防止することにち
る。
時における液晶表示手段の直流駆動を防止することにち
る。
電子時計、特に電子腕時計用の液晶表示素子は当初のＤ
ＳＭ（ダイナミック°スキャツタリング・モード）方式
からＦＥＭ（フィールド・エフェクト・モード）方式に
移行し、それにつれて駆動電圧もＤＳＭ方式では１０数
Ｖ要したものが、ＦＥＭ方式では３■が一般化しており
、更に最近では１．５■で動作する液晶が開発され、ま
もなく実用化されようとしている。
ＳＭ（ダイナミック°スキャツタリング・モード）方式
からＦＥＭ（フィールド・エフェクト・モード）方式に
移行し、それにつれて駆動電圧もＤＳＭ方式では１０数
Ｖ要したものが、ＦＥＭ方式では３■が一般化しており
、更に最近では１．５■で動作する液晶が開発され、ま
もなく実用化されようとしている。
周知のように、液晶表示素子はＤＳＭ、ＦＥＭのいずれ
も直流駆動では電極、液晶配向等の劣化が著しいため、
３２１Ｈ２等の交流駆動が一般的であり、交流駆動によ
って液晶表示素子は５年以上の寿命と成り得る。
も直流駆動では電極、液晶配向等の劣化が著しいため、
３２１Ｈ２等の交流駆動が一般的であり、交流駆動によ
って液晶表示素子は５年以上の寿命と成り得る。
通常、電子時計における液晶表示素子の交流駆動信号源
は、水晶発振器等の時間標準信号の分局信号を用いるの
が一般的であり、その水晶発振器の動作電圧下限は、分
周回路や液晶駆動回路の動作電圧下限より高いため、電
源電池の容量低下により電源電圧が低下した場合、ある
電源電圧の範囲において水晶発振器の発振が停止しても
液晶駆動回路は動作している状態がある。
は、水晶発振器等の時間標準信号の分局信号を用いるの
が一般的であり、その水晶発振器の動作電圧下限は、分
周回路や液晶駆動回路の動作電圧下限より高いため、電
源電池の容量低下により電源電圧が低下した場合、ある
電源電圧の範囲において水晶発振器の発振が停止しても
液晶駆動回路は動作している状態がある。
水晶発振器が発振停止状態ということは、その分周信号
である液晶表示素子の交流駆動信号も停止するというこ
とであり、発振停止直前の液晶表示素子の共通電極電圧
及び各セグメント電極電圧が維持され、直流駆動となる
。
である液晶表示素子の交流駆動信号も停止するというこ
とであり、発振停止直前の液晶表示素子の共通電極電圧
及び各セグメント電極電圧が維持され、直流駆動となる
。
したがって、以後再び発振するまでの間、発振停止状態
で点灯している電極及び液晶等の劣化が進行するのであ
り、特に後述の理由により１．５■で動作する液晶表示
素子、及び他励昇圧電圧で駆動される液晶表示素子は、
発振停止時における直流駆動による液晶表示素子の劣化
が著しい。
で点灯している電極及び液晶等の劣化が進行するのであ
り、特に後述の理由により１．５■で動作する液晶表示
素子、及び他励昇圧電圧で駆動される液晶表示素子は、
発振停止時における直流駆動による液晶表示素子の劣化
が著しい。
液晶表示素子用の駆動電源は現在３〜６■が一般的であ
り、この３〜６■を１．５Ｖの電源電池で得るために昇
圧回路を設けている。
り、この３〜６■を１．５Ｖの電源電池で得るために昇
圧回路を設けている。
昇圧形式はコイルＬとコンデンサＣを利用した方式（自
励振方式と他励振方式の双方がある）と、コンデンサＣ
とダイオードを利用したいわゆるジエンケル型（他励振
）が一般的である。
励振方式と他励振方式の双方がある）と、コンデンサＣ
とダイオードを利用したいわゆるジエンケル型（他励振
）が一般的である。
このうち他励振のものは、その励振源が水晶発振器等の
時間標準源の分局信号であるため、発振が停止すると昇
圧出力（液晶駆動電源）は零あるいは１．５■となる。
時間標準源の分局信号であるため、発振が停止すると昇
圧出力（液晶駆動電源）は零あるいは１．５■となる。
自励振昇圧は昇圧回路内に発振源を有しているため、時
間標準源の発振停止に係わらず、電池電圧が昇圧動作可
能電圧以上である限り昇圧する。
間標準源の発振停止に係わらず、電池電圧が昇圧動作可
能電圧以上である限り昇圧する。
一方、しきい値電圧が１．０〜１．３■前後のいわゆる
１、５■液晶が実用化された場合、電源電池の電圧、す
なわち一般に用いられる酸化銀電池の電圧１．５８Ｖで
液晶が動作するため、昇圧回路は不要である。
１、５■液晶が実用化された場合、電源電池の電圧、す
なわち一般に用いられる酸化銀電池の電圧１．５８Ｖで
液晶が動作するため、昇圧回路は不要である。
しかし、液晶表示素子には時間標準源の発振停止時にお
いても電池電圧が印加される。
いても電池電圧が印加される。
一般に液晶表示素子は、しきい値電圧以上の電圧で直流
駆動されるとその劣化が著しいため、１．５■液晶を用
いた場合、及び自励振昇圧型式の場合は直流駆動を防止
するための処置を講する必要がある。
駆動されるとその劣化が著しいため、１．５■液晶を用
いた場合、及び自励振昇圧型式の場合は直流駆動を防止
するための処置を講する必要がある。
本発明はかかる点に鑑み、水晶発振器等の発振停止時に
おける液晶表示素子の直流駆動を防止せんとするもので
あり、それは発振停止検出回路を設け、該発振停止検出
回路の出力によって直流駆動防止手段を制御することに
よって液晶表示素子の直流駆動防止を実現せんとするも
のである。
おける液晶表示素子の直流駆動を防止せんとするもので
あり、それは発振停止検出回路を設け、該発振停止検出
回路の出力によって直流駆動防止手段を制御することに
よって液晶表示素子の直流駆動防止を実現せんとするも
のである。
最初に、一般の電子時計の構成及び液晶駆動方法をブロ
ックダイヤグラム第１図を例に説明する。
ックダイヤグラム第１図を例に説明する。
同図１は水晶発振器、２は１秒信号を得るための分周回
路、３は／６０の秒分周回路、４はし晶０分分周回路、
５は１／１２０時分周回路、６，７゜８は７セグメント
変換用デコーダー、９，１０゜１１は液晶駆動回路、１
２は制御回路、１７は液晶表示素子である。
路、３は／６０の秒分周回路、４はし晶０分分周回路、
５は１／１２０時分周回路、６，７゜８は７セグメント
変換用デコーダー、９，１０゜１１は液晶駆動回路、１
２は制御回路、１７は液晶表示素子である。
また、１６は修正端子群、５ｌ−８３はそれぞれ秒修正
信号、分修正信号、時修正信号であり、ＳＬ１〜ＳＬ３
は時刻修正時における修正桁点滅表示用制御信号で、Ｓ
ｌとＳＬｌ。
信号、分修正信号、時修正信号であり、ＳＬ１〜ＳＬ３
は時刻修正時における修正桁点滅表示用制御信号で、Ｓ
ｌとＳＬｌ。
Ｓ２とＳｂ２．Ｓ３とＳｂ３がそれぞれ対応する。
なお、同図は電源について触れていないが、水晶発振器
１と分周回路２が１．５■、他は３■等の昇圧電源であ
る。
１と分周回路２が１．５■、他は３■等の昇圧電源であ
る。
液晶駆動回路９０点線内において、１３はＮＡＮＤゲー
ト、１４は排他的論理ゲート（ＥＸ−ＯＲゲート）、１
５はインバーターであり、上記素子から各セグメント駆
動回路が形成されている。
ト、１４は排他的論理ゲート（ＥＸ−ＯＲゲート）、１
５はインバーターであり、上記素子から各セグメント駆
動回路が形成されている。
通常状態においては、ＳＬ１〜ＳＬ３はＨｉｇｈに保た
れており、デコーダー出力がＨｉｇｈ状態ではＮＡＮＤ
ゲート１３の出力はＬｏｗ、したがってセグメント駆動
出力はコモン出力３２Ｈ２の反転信号３２Ｈ２となり点
灯状態デコーダー出力がＬｏｗ状態ではＮＡＮＤゲート
１３の出力はＨｉｇｈ、したがってセグメント駆動出力
はコモン出力３２Ｈｚと同相信号の３２Ｈｚとなり非点
灯状態である。
れており、デコーダー出力がＨｉｇｈ状態ではＮＡＮＤ
ゲート１３の出力はＬｏｗ、したがってセグメント駆動
出力はコモン出力３２Ｈ２の反転信号３２Ｈ２となり点
灯状態デコーダー出力がＬｏｗ状態ではＮＡＮＤゲート
１３の出力はＨｉｇｈ、したがってセグメント駆動出力
はコモン出力３２Ｈｚと同相信号の３２Ｈｚとなり非点
灯状態である。
修正状態においては、修正桁に対応するＳＬ信号が、例
えば秒修正時にはＳＬｌが２Ｈ２信号等となり、同ＳＬ
信号がＬｏｗ時にはその桁の各セグメント出力はデコー
ダー出力にかかわりなくコモン出力３２Ｈ２と同相にな
って非点灯状態、ＳＬ信号がＨｉｇｈ時にはその桁の各
セグメント出力はデコーダー出力に依存する出力状態と
なり、したがって２Ｉ（Ｚ周期の点滅表示となる。
えば秒修正時にはＳＬｌが２Ｈ２信号等となり、同ＳＬ
信号がＬｏｗ時にはその桁の各セグメント出力はデコー
ダー出力にかかわりなくコモン出力３２Ｈ２と同相にな
って非点灯状態、ＳＬ信号がＨｉｇｈ時にはその桁の各
セグメント出力はデコーダー出力に依存する出力状態と
なり、したがって２Ｉ（Ｚ周期の点滅表示となる。
一方、発振停止状態で、かつ駆動回路等が動作状態にお
いては、発振出力の分局信号である３２Ｈ２も停止状態
となるため、コモン出力、各セグメント出力はＨｉｇｈ
、Ｌｏｗいずれかの状態を保つことになり、その状態は
発振停止直前のコモン出力、各セグメント出力状態すな
わち分周回路、あるいはデコーダー出力に依存し、それ
は電池電圧が更に低下して駆動回路等が動作しなくなる
まで維持される。
いては、発振出力の分局信号である３２Ｈ２も停止状態
となるため、コモン出力、各セグメント出力はＨｉｇｈ
、Ｌｏｗいずれかの状態を保つことになり、その状態は
発振停止直前のコモン出力、各セグメント出力状態すな
わち分周回路、あるいはデコーダー出力に依存し、それ
は電池電圧が更に低下して駆動回路等が動作しなくなる
まで維持される。
したがって、点灯セグメントはその間ずつと一方向だけ
の電流が流れることになり、電極、液晶等が劣化する。
の電流が流れることになり、電極、液晶等が劣化する。
第３図に、点灯セグメントと非点灯セグメントのコモン
信号に対する位相関係を示す。
信号に対する位相関係を示す。
同図ＳＥＧ’−Ａは点灯セグメント、ＳＥＧ’ −Ｂは
非点灯セグメントである。
非点灯セグメントである。
ｔ１以前が発振時、ｔ１以降が発振停止状態であり、ｔ
１以降においてＳＥＧ’−Ａ、すなわち点灯セグメント
は直流駆動となることがわかる。
１以降においてＳＥＧ’−Ａ、すなわち点灯セグメント
は直流駆動となることがわかる。
第２図に、液晶表示素子の直流駆動防止措置を講じた本
発明から成る電子時計のブロックダイヤグラムを示す。
発明から成る電子時計のブロックダイヤグラムを示す。
同図１９は時間標準源１の発振停止を検出する発振停止
検出回路であり、詳細は後述する。
検出回路であり、詳細は後述する。
２０は直流駆動防止のために修正桁点滅表示制御信号を
制御するＡＮＤゲートであり、該１９と２０を除いて他
は第１図と同様である。
制御するＡＮＤゲートであり、該１９と２０を除いて他
は第１図と同様である。
本実施例は、発振停止検出回路１９の出力によって修正
桁点滅表示制御信号ＳＬ１〜ＳＬ３を制御したものであ
り、その動作は時間標準源１が発振状態では発振停止検
出回路の出力はＨｉｇｈ、したがって５Ｌｌ−８Ｌ３は
制御回路１２の出力と同一になり、制御回路の出力、あ
るいは各デコーダー出力に従って各セグメントは点灯、
非点灯状態となる。
桁点滅表示制御信号ＳＬ１〜ＳＬ３を制御したものであ
り、その動作は時間標準源１が発振状態では発振停止検
出回路の出力はＨｉｇｈ、したがって５Ｌｌ−８Ｌ３は
制御回路１２の出力と同一になり、制御回路の出力、あ
るいは各デコーダー出力に従って各セグメントは点灯、
非点灯状態となる。
時間標準源１の発振が停止するとその分周信号も停止し
、発振停止検出回路１９は発振停止を検出してその出力
はＬｏｗとなり、ＡＮＤゲート２０の出力もＬｏｗ、す
なわちＳＬ□、ＳＬ２゜ＳＬ３がＬｏｗとなって、各セ
グメント電極は制御回路１２、デコーダー６〜８の出力
に係わらず、全てコモン電極と同電位の電圧となり直流
駆動が防止される。
、発振停止検出回路１９は発振停止を検出してその出力
はＬｏｗとなり、ＡＮＤゲート２０の出力もＬｏｗ、す
なわちＳＬ□、ＳＬ２゜ＳＬ３がＬｏｗとなって、各セ
グメント電極は制御回路１２、デコーダー６〜８の出力
に係わらず、全てコモン電極と同電位の電圧となり直流
駆動が防止される。
第４図に、その電圧波形を示す。
ＳＥＧ’ −Ａは点灯セグメント、ＳＥＧ’ −Ｂは非
点灯セグメントであり、ｔｌは発振停止時、ｔ２は発振
停止検出回路１９が発振停止を検出した時間であり、ｔ
２以降各セグメントはコモンと同一電位となり直流駆動
が防止されることがわかる。
点灯セグメントであり、ｔｌは発振停止時、ｔ２は発振
停止検出回路１９が発振停止を検出した時間であり、ｔ
２以降各セグメントはコモンと同一電位となり直流駆動
が防止されることがわかる。
上記実施例は、液晶表示素子の直流駆動防止方法として
、各セグメント電圧レベルをコモン電圧レベルと同一に
することにより、コモン電極と各セグメント電極間の相
対電位差を無くして直流駆動を防止しており、その手段
として修正桁点滅表示用制御信号ＳＬ１〜ＳＬ３を発振
停止検出回路の出力信号によって制御しているものであ
るが、その他にも発振停止検出回路が発振停止を検出し
たら、 １）液晶駆動回路の電源をｏｆｆにする。
、各セグメント電圧レベルをコモン電圧レベルと同一に
することにより、コモン電極と各セグメント電極間の相
対電位差を無くして直流駆動を防止しており、その手段
として修正桁点滅表示用制御信号ＳＬ１〜ＳＬ３を発振
停止検出回路の出力信号によって制御しているものであ
るが、その他にも発振停止検出回路が発振停止を検出し
たら、 １）液晶駆動回路の電源をｏｆｆにする。
２）液晶駆動回路にゲートを設けておき、コモン及び各
セグメント電位をＨｉｇｈもしくはＬＯＷに強制的に定
める。
セグメント電位をＨｉｇｈもしくはＬＯＷに強制的に定
める。
３）自動弁圧力式の場合、昇圧を停止させる。
等が考えられ、それぞれ特質があるものの、その効果は
先に述べた実施例と同様である。
先に述べた実施例と同様である。
第５図に、発振停止検出回路の一例を示す。
同図ＭＯ８−ＦＥＴ２４とコンデンサ３１は積分回路を
形成しており、該積分回路はＯＲゲート３２及びそれ以
前の遅延回路で得られる駆動信号で駆動され、該積分回
路の充電電圧はインバーターおで検出される。
形成しており、該積分回路はＯＲゲート３２及びそれ以
前の遅延回路で得られる駆動信号で駆動され、該積分回
路の充電電圧はインバーターおで検出される。
第５回合点の電圧波形を第６図にタイミングチャート図
として示す。
として示す。
第５図において、ｊは入力で時間標準信号もしくはその
分周信号が接続される。
分周信号が接続される。
本実施例では４０９６Ｈ２である。
２１〜２４はエンハンスメント型ＰチャネルＭＯ８−Ｆ
ＥＴ、２５〜２８は同ＮチャネルＭＯ８−ＦＥＴ、３３
，３４は相補型インバーター、３２はＯＲゲート、２９
〜３１はモノリシック形成された酸化膜容量等のコンデ
ンサである。
ＥＴ、２５〜２８は同ＮチャネルＭＯ８−ＦＥＴ、３３
，３４は相補型インバーター、３２はＯＲゲート、２９
〜３１はモノリシック形成された酸化膜容量等のコンデ
ンサである。
Ｐ、ＭＯＳ−ＦＥＴ２１〜２４の相互コンダクタシスｇ
ｍの係数をそれぞれβＰ１βＰ２ｔβＰ３９βＰ ４
ｔ ＯＮ抵抗をＲＰｌ １ＲＰ２ 、ＲＰ３ 、
ＲＰ４ 、Ｎ −ＭＯＳ −ＦＥＴ２５〜２８の相互
コンダクタンスｇｍの係数をβＮ１゜βＮ２ 、βＮ
３ ｔｌＮ４ ｔＯＮ抵抗をＲＮｌ 。
ｍの係数をそれぞれβＰ１βＰ２ｔβＰ３９βＰ ４
ｔ ＯＮ抵抗をＲＰｌ １ＲＰ２ 、ＲＰ３ 、
ＲＰ４ 、Ｎ −ＭＯＳ −ＦＥＴ２５〜２８の相互
コンダクタンスｇｍの係数をβＮ１゜βＮ２ 、βＮ
３ ｔｌＮ４ ｔＯＮ抵抗をＲＮｌ 。
ＲＮ２ 、ＲＮ３ ＊ＲＮ４とし、コンデンサ２９
〜３１をそれぞれＣ□ ９ Ｃ２ｔ Ｃ３とする。
〜３１をそれぞれＣ□ ９ Ｃ２ｔ Ｃ３とする。
後述の理由によりβＮ１＞βＰ１ 、βＮ２＜βＰｚｔ
βＮ３〉βＰ３ 、すなわちＲＮｌ＜ＲＰＩＲＮ２ ＞
ＲＰ２ 、ＲＮ３ ＜ＲＰ３となるように各トランジ
スターサイズを設計すれば、そのドレイン電圧ｋ 、ｌ
ｔ Ｉｎは第６図に、１５ｍのようになる。
βＮ３〉βＰ３ 、すなわちＲＮｌ＜ＲＰＩＲＮ２ ＞
ＲＰ２ 、ＲＮ３ ＜ＲＰ３となるように各トランジ
スターサイズを設計すれば、そのドレイン電圧ｋ 、ｌ
ｔ Ｉｎは第６図に、１５ｍのようになる。
すなわち入力ｊがＨｉｇｈ４）らＬｏｗへの変化時にお
いては、ＴＮｌ ＝ＯＮ Ｊ、Ｔ Ｐ １ ＝ ｏ ｆ
ｆからＴＮｌ ”ｏ ｆ ｆ 、ＴＰ １ ＝ＯＮに
切り換わる。
いては、ＴＮｌ ＝ＯＮ Ｊ、Ｔ Ｐ １ ＝ ｏ ｆ
ｆからＴＮｌ ”ｏ ｆ ｆ 、ＴＰ １ ＝ＯＮに
切り換わる。
ＴＰｌがＯＮになってもそのＯＮ抵抗ＲＰ１が大きいた
め、ドレイン電圧には瞬時にＬｏｗからＨｉｇｈになら
ず、ＲＰ、、ｃｌの時定数カーブによってＬｏｗからＨ
ｉｇｈレベルへと変化する。
め、ドレイン電圧には瞬時にＬｏｗからＨｉｇｈになら
ず、ＲＰ、、ｃｌの時定数カーブによってＬｏｗからＨ
ｉｇｈレベルへと変化する。
ドレイン電圧に−ｂ″−ＬｏｗからＨｉｇｈへと変化す
る過程で、ＴＮ２ ｔＴＰ２からなるインバーターのし
きい値電圧（第６図にの横線ＶＴＨ１）付近をよぎると
、ＴＮ２がＯＦＦからＯＮに、ＴＰ２がＯＮからＯＦＦ
となり、ドレイン電圧ｌはＲＮ２・Ｃ２の時定数カーブ
でＨｉ ｇｈかもＬｏｗになる。
る過程で、ＴＮ２ ｔＴＰ２からなるインバーターのし
きい値電圧（第６図にの横線ＶＴＨ１）付近をよぎると
、ＴＮ２がＯＦＦからＯＮに、ＴＰ２がＯＮからＯＦＦ
となり、ドレイン電圧ｌはＲＮ２・Ｃ２の時定数カーブ
でＨｉ ｇｈかもＬｏｗになる。
ドレイン電圧ｌがＨｉｇｈからＬｏｗに変化する過程で
、Ｔ Ｎ３ 、Ｔ Ｐ ３から成るインバーターのし
きい値電圧（第６図１の横線ＶＴＨ２）をよぎると、該
インバーターのドレイン電圧ｍはＬｏｗからＨｉ ｇ
ｈへと変化し、第６図ｍのように入力信号ｊの反転信号
となり、しかもｊの立下がりに対してｍの立上りは、お
よそＲＰｌ ・Ｃ１とＲＮ２Ｃ２の時定数の和（τ、
）だけ遅延することになる。
、Ｔ Ｎ３ 、Ｔ Ｐ ３から成るインバーターのし
きい値電圧（第６図１の横線ＶＴＨ２）をよぎると、該
インバーターのドレイン電圧ｍはＬｏｗからＨｉ ｇ
ｈへと変化し、第６図ｍのように入力信号ｊの反転信号
となり、しかもｊの立下がりに対してｍの立上りは、お
よそＲＰｌ ・Ｃ１とＲＮ２Ｃ２の時定数の和（τ、
）だけ遅延することになる。
したがって、ｊとｍを入力とするＯＲゲー）３２の出力
ｎは、ｊの立ち下がりからおよそＲＰ。
ｎは、ｊの立ち下がりからおよそＲＰ。
Ｃ１とＲＮ２・Ｃ２の時定数の和τ、時間だけｎはＬｏ
ｗとなり、他はＨｉ ｇ ｈを保つ。
ｗとなり、他はＨｉ ｇ ｈを保つ。
なお、遅延系のインバーターの段数を奇数段にして、波
形整形ゲート３２の非遅延系信号ｊと遅延系信号ｍの位
相を反転させておくことにより、発振停止時ｔ□以降に
おいてはゲート出力ｎはＬｏｗとなり得ない。
形整形ゲート３２の非遅延系信号ｊと遅延系信号ｍの位
相を反転させておくことにより、発振停止時ｔ□以降に
おいてはゲート出力ｎはＬｏｗとなり得ない。
次に積分回路について説明すれば、ゲート出力ｎがＬｏ
ｗの間だげＴＰ４はＯＮ状態となり、コンデンサＣ３を
充電する。
ｗの間だげＴＰ４はＯＮ状態となり、コンデンサＣ３を
充電する。
ＴＮ４はＭＯ８抵抗であり、常時コンデンサＣ３の電荷
を放電する。
を放電する。
したがって、時間標準源が発振している間は、コンデン
サＣ３は発振停止検出回路の入力信号ｊの周期τ０で充
放電を繰り返えす。
サＣ３は発振停止検出回路の入力信号ｊの周期τ０で充
放電を繰り返えす。
なお、ＴＮ４のゲートはＨｉｇｈレベルに固定でなく、
ＴＰ４のゲート、すなわちゲート３２の出力ｎと接続し
ても良い。
ＴＰ４のゲート、すなわちゲート３２の出力ｎと接続し
ても良い。
ここで、時間標準源の発振状態、すなわちτ０の周期、
τ１のパルス幅でＴＰ４がＯＮとなってコンデンサＣ３
が充電される状態において、コンデンサＣ３のチャージ
電圧がその最低値（充電される直前の値）においても、
インバーター３３のしきい値電圧をよぎらないように、
ＲＰ４ｔ ＲＮ ４ ｔＣ３及びτ０．τ０の各定数を
設定すれば、発振時においては出力Ｐは第６図Ｐのよう
にＨｉｇｈを保つ。
τ１のパルス幅でＴＰ４がＯＮとなってコンデンサＣ３
が充電される状態において、コンデンサＣ３のチャージ
電圧がその最低値（充電される直前の値）においても、
インバーター３３のしきい値電圧をよぎらないように、
ＲＰ４ｔ ＲＮ ４ ｔＣ３及びτ０．τ０の各定数を
設定すれば、発振時においては出力Ｐは第６図Ｐのよう
にＨｉｇｈを保つ。
第６図ｔ１において、発振が停止すると遅延系出力ｍは
ｊに対して反転状態となり、ゲート出力ｎはＨｉｇｈを
保つため、以後コンデンサＣ３は充電されず、ＲＮ４
・Ｃ３時定数で充電電荷を放電する。
ｊに対して反転状態となり、ゲート出力ｎはＨｉｇｈを
保つため、以後コンデンサＣ３は充電されず、ＲＮ４
・Ｃ３時定数で充電電荷を放電する。
コンデンサＣ３の充電電圧が放電に伴って下がってゆき
、インバーター３３のしきい値電圧をよぎると、出力Ｐ
はＨｉｇｈからＬｏｗに反転し発振停止の検出状態とな
る。
、インバーター３３のしきい値電圧をよぎると、出力Ｐ
はＨｉｇｈからＬｏｗに反転し発振停止の検出状態とな
る。
それが第６図ｔ２以降であり、再び発振が開始されるま
でその状態は持続される。
でその状態は持続される。
実施例の定数、及び性能について次に記す。
ＲＰ １ 、ＲＮ２ ｔ ＲＰ ３・・・・・・約１
ＭΩＲＮＩ ｔＲＰ２ ｔＲＮ３・・・・・・約１
００にΩＲＰ４ ・・・・・・約５
０にΩＲＮ４ ・・・・・・約３０Ｍ
ΩＣ１、Ｃ２・・・・・・２ｐＨｉ’ Ｃ３・・・・・・３０ＰＦ 上記各定数において、発振停止検出回路入力周波数４０
９６１（Ｚ、電圧範囲１．０〜１．６■で充分動作し、
その消芦電流は０．１〜０．２μΔ以内であり、また製
造プロセス上の各定数のバラツキ許容範囲も充分実用に
供せる範囲であった。
ＭΩＲＮＩ ｔＲＰ２ ｔＲＮ３・・・・・・約１
００にΩＲＰ４ ・・・・・・約５
０にΩＲＮ４ ・・・・・・約３０Ｍ
ΩＣ１、Ｃ２・・・・・・２ｐＨｉ’ Ｃ３・・・・・・３０ＰＦ 上記各定数において、発振停止検出回路入力周波数４０
９６１（Ｚ、電圧範囲１．０〜１．６■で充分動作し、
その消芦電流は０．１〜０．２μΔ以内であり、また製
造プロセス上の各定数のバラツキ許容範囲も充分実用に
供せる範囲であった。
先の実施例において、’ｒｐｉとＴ Ｎ １ ｔ Ｔ
Ｐ ２とＴ Ｎ ２ 、Ｔ Ｐ ａとＴＮ３からそ
れぞれ戒るインバーターのＰｃｈとＮｃｈのβを交互に
小さく設定したが、その理由を以下に説明する。
Ｐ ２とＴ Ｎ ２ 、Ｔ Ｐ ａとＴＮ３からそ
れぞれ戒るインバーターのＰｃｈとＮｃｈのβを交互に
小さく設定したが、その理由を以下に説明する。
１）現在のＩＣ製造技術ではβが１０−５前後、（ＯＮ
抵抗が１．５ Ｖで数百にΩ）のトランジスタサイズが
面積が一番小さくなる。
抵抗が１．５ Ｖで数百にΩ）のトランジスタサイズが
面積が一番小さくなる。
その値よりβを大きくしても小さくしても面積が大きく
なるため、信号遅延に必要なチャネル側のトランジスタ
ーのみβを下げた方がＩＣ集積度が有利になる。
なるため、信号遅延に必要なチャネル側のトランジスタ
ーのみβを下げた方がＩＣ集積度が有利になる。
２）相補型インバーターのしきい値電圧ＶＴＲ（ロジッ
クレベル・・・・・・出力反転に要すゲート電圧）は次
式で表わされる。
クレベル・・・・・・出力反転に要すゲート電圧）は次
式で表わされる。
上式から明らかなように、ＰｃｈとＮｃｈのβを操作す
ることによってインバーターのしきい値電圧ＶＴＲを変
えることができる。
ることによってインバーターのしきい値電圧ＶＴＲを変
えることができる。
すなわち、Ｎ ｃ ｈ・側のβであるβＮをＰｃｈ側の
βであるβＰより小さくすればＶＴＲは（Ｅ−ＶＧＴＰ
）に近づき、逆にβＰをβＮより小さくすればしきい値
電圧ＶＴＲはＮ、ＭＯＳ −ＦＥＴのスレッショルド電
圧ＶＧＴＮに近づく。
βであるβＰより小さくすればＶＴＲは（Ｅ−ＶＧＴＰ
）に近づき、逆にβＰをβＮより小さくすればしきい値
電圧ＶＴＲはＮ、ＭＯＳ −ＦＥＴのスレッショルド電
圧ＶＧＴＮに近づく。
したがって、第５図ＴＰ ２９ Ｔ Ｎ ２を例に説明
すれば、βＮ２を小さくすることによってそのＯＮＮ抵
抗Ｎ２が大きくなるため、ＲＮ２．Ｃ２で遅延時間をか
せぎ、更にβＮ２−小によってインバーターのしきい値
電圧が（ＶＤＤ−ＶＧＴＰ）に近づくため、Ｃ１が十分
充電されないと該インバーターは反転しないので、前段
遅延定数ＲＰ１．Ｃ，による実質的な遅延時間が長くな
るという効果が生じ、その分だけコンデンサを小さくす
ることができる。
すれば、βＮ２を小さくすることによってそのＯＮＮ抵
抗Ｎ２が大きくなるため、ＲＮ２．Ｃ２で遅延時間をか
せぎ、更にβＮ２−小によってインバーターのしきい値
電圧が（ＶＤＤ−ＶＧＴＰ）に近づくため、Ｃ１が十分
充電されないと該インバーターは反転しないので、前段
遅延定数ＲＰ１．Ｃ，による実質的な遅延時間が長くな
るという効果が生じ、その分だけコンデンサを小さくす
ることができる。
これはＴ Ｎ ３９ Ｔ Ｐ ３についても同様であり
、更にはインバーター３３のＰｃｈ側のβを小さくする
ことにより、インバーターのＶＴＲを低くして実質上の
ＲＮ４．Ｃ３の放電時定数を長くすることができ、その
分だげＲＮ４を小さくできる効果を有す。
、更にはインバーター３３のＰｃｈ側のβを小さくする
ことにより、インバーターのＶＴＲを低くして実質上の
ＲＮ４．Ｃ３の放電時定数を長くすることができ、その
分だげＲＮ４を小さくできる効果を有す。
第７図に発振停止検出回路の２番目の実施例を示し、そ
の電圧波形を第８図にタイミングチャート図として示す
。
の電圧波形を第８図にタイミングチャート図として示す
。
この実施例の特徴は、電池電圧検出回路の出力で、発振
停止検出回路の作動を制御している点であり、電池電圧
検出回路が電源電池の電圧低下を検出していない時は発
振停止検出回路を働かしておらず、電池電圧の低下を検
出したら発振停止検出回路が働くように制御している。
停止検出回路の作動を制御している点であり、電池電圧
検出回路が電源電池の電圧低下を検出していない時は発
振停止検出回路を働かしておらず、電池電圧の低下を検
出したら発振停止検出回路が働くように制御している。
これは次の理由による。
普通、水晶発振器等の時間標準源の発振が停止する要因
のほとんどは電源電池の容量低下による電池電圧の低下
であり、落下等に起因する水晶発振器破損による発振停
止は頻度が非常に少ない。
のほとんどは電源電池の容量低下による電池電圧の低下
であり、落下等に起因する水晶発振器破損による発振停
止は頻度が非常に少ない。
したがって、電池寿命表示用の電池電圧検出回路の電池
電圧低下の検出により、発振停止検出回路を動作させて
も何らその機能が損われることなく、しかも発振停止検
出回路で消費される電流を削減することができる。
電圧低下の検出により、発振停止検出回路を動作させて
も何らその機能が損われることなく、しかも発振停止検
出回路で消費される電流を削減することができる。
第７図、第８図において、グが電池電圧検出回路出力で
あり、同ｔがＬｏｗで電池電圧低下状態である。
あり、同ｔがＬｏｗで電池電圧低下状態である。
トランジスターのβ定数は、先の実施例と異なり、Ｔ
Ｎ １ 、Ｔ Ｐ ２ 、Ｔ Ｎ ３のβを小さく
しであるが、その効果は先のものと同一である。
Ｎ １ 、Ｔ Ｐ ２ 、Ｔ Ｎ ３のβを小さく
しであるが、その効果は先のものと同一である。
これは要するに、遅延系１段目、２段目、３段目の各イ
ンバーターのＰｃｈ、Ｎｃｈ）ランシスターのβ比（β
Ｐ／βＮ〉１ｏｒβＰ／βＮく１）を交互に異ならせる
ことによって先の効果が得られるのであり、したがって
遅延系１〜３段のインバーターのβ比はβＰ１／βＮ□
〉■、βＰ２／βＮ２く１．βＰ３／／３Ｎ３〉１．も
しくはその逆のいずれでも良いのである。
ンバーターのＰｃｈ、Ｎｃｈ）ランシスターのβ比（β
Ｐ／βＮ〉１ｏｒβＰ／βＮく１）を交互に異ならせる
ことによって先の効果が得られるのであり、したがって
遅延系１〜３段のインバーターのβ比はβＰ１／βＮ□
〉■、βＰ２／βＮ２く１．βＰ３／／３Ｎ３〉１．も
しくはその逆のいずれでも良いのである。
また、遅延にＣ，Ｒの過渡現象を利用している以上、コ
ンデンサＣ１ｔＣ２は電源の■、ｅいずれに接地しても
かまわない。
ンデンサＣ１ｔＣ２は電源の■、ｅいずれに接地しても
かまわない。
なお、電池寿命表示機能付きの電子時計の場合通常は電
池寿命警告によって時間標準源の発振が停止する以前に
電池交換をするため、液晶表示素子が直流駆動される危
険性は少ないのであるが、時計の非使用時、非携帯時を
考えた場合、直流駆動される危険性があるため、液晶表
示素子の直流駆動防止機能が必要である。
池寿命警告によって時間標準源の発振が停止する以前に
電池交換をするため、液晶表示素子が直流駆動される危
険性は少ないのであるが、時計の非使用時、非携帯時を
考えた場合、直流駆動される危険性があるため、液晶表
示素子の直流駆動防止機能が必要である。
第９図は、第３の実施例であり、これは２つの積分回路
を有し、その積分回路出力電圧のいずれか一方でも一定
値以下になったら発振停止を検出するというものであり
、積分回路駆動信号の形成に先の例とは異なり遅延回路
を設けずに論理的に信号を得んとするものである。
を有し、その積分回路出力電圧のいずれか一方でも一定
値以下になったら発振停止を検出するというものであり
、積分回路駆動信号の形成に先の例とは異なり遅延回路
を設けずに論理的に信号を得んとするものである。
第１０図に、第９旧冬点の電圧波形をタイミングチャー
ト図として示す。
ト図として示す。
Ｓ ｓ ｔ 、 ｕは例えば、１６ＫＨ２，５ＫＨｚ
、４ＫＨ２等の時間標準信号の分局信号であり、ＮＡＮ
Ｄゲート４５、４６によってｖｌｗのコンデンサ充電信
号を作る。
、４ＫＨ２等の時間標準信号の分局信号であり、ＮＡＮ
Ｄゲート４５、４６によってｖｌｗのコンデンサ充電信
号を作る。
時間標準源の発振が、例えば第１０図ｔ１のように一方
の積分回路のコンデンサの充電状態で停止したとしても
、他方の積分回路は必ず非充電状態となり、該非充電状
態のコンデンサ電荷は放電時定数で放電されて発振停止
を検出する。
の積分回路のコンデンサの充電状態で停止したとしても
、他方の積分回路は必ず非充電状態となり、該非充電状
態のコンデンサ電荷は放電時定数で放電されて発振停止
を検出する。
この回路の特徴は、積分回路の比較的大きなコンデンサ
４３．４４及びＭＯ８抵抗４Ｌ４２が各々２つずつ要る
という欠点はあるものの、先の実施例で要した遅延回路
用のコンデンサを必要としないため、その分の消費電流
が削減される。
４３．４４及びＭＯ８抵抗４Ｌ４２が各々２つずつ要る
という欠点はあるものの、先の実施例で要した遅延回路
用のコンデンサを必要としないため、その分の消費電流
が削減される。
（積分回路のコンデンサ４３．４４は、放電時定数が長
いため、失われる電荷は少ない。
いため、失われる電荷は少ない。
）以上、図面に基づき本発明の詳細な説明したが、本発
明は特に１．５ｖ液晶を実用化するにあたっての問題点
を解消するために有効であり、更に本発明は、液晶表示
素子のパネルガラス上にＩＣチップを配置した、いわゆ
るチップオンパネル方式においては、ＩＣチップと一体
化された液晶パネルの寿命を長くするため一層の効果を
有すものであり、また本発明の応用範囲は電子時計のみ
ならず液晶表示素子を有す電池駆動型の電子機器にも適
用可能である。
明は特に１．５ｖ液晶を実用化するにあたっての問題点
を解消するために有効であり、更に本発明は、液晶表示
素子のパネルガラス上にＩＣチップを配置した、いわゆ
るチップオンパネル方式においては、ＩＣチップと一体
化された液晶パネルの寿命を長くするため一層の効果を
有すものであり、また本発明の応用範囲は電子時計のみ
ならず液晶表示素子を有す電池駆動型の電子機器にも適
用可能である。
第１図は、一般の電子時計のブロックダイヤグラム、及
び部分回路図。 第２図は、本発明から成る電子時計のブロックダイヤグ
ラム、及び部分回路図。 第３図は、第１図から成る電子時計の液晶表示素子のコ
モン電極とセグメント電極の電圧位相を示す図。 第４図は、第２図から成る本発明の電子時計の液晶表示
素子のコモン電極とセグメント電極の電圧位相を示す図
。 第５図、第７図、第９図は、本発明から成る発振停止検
出回路の実施回路。 第６図、第８図、第１０図は、第５図、第７図、第９図
から成るそれぞれの発振停止検出回路各部の電圧波形を
示すタイミングチャート図。 １・・・・・・時間標準源、２〜５・・・・・・分周回
路、６〜８・・・・・・デコーダー、９〜１１・・・・
・・液晶駆動回路、１７・・・・・・液晶表示素子、１
９・・・・・・発振停止検出回路。
び部分回路図。 第２図は、本発明から成る電子時計のブロックダイヤグ
ラム、及び部分回路図。 第３図は、第１図から成る電子時計の液晶表示素子のコ
モン電極とセグメント電極の電圧位相を示す図。 第４図は、第２図から成る本発明の電子時計の液晶表示
素子のコモン電極とセグメント電極の電圧位相を示す図
。 第５図、第７図、第９図は、本発明から成る発振停止検
出回路の実施回路。 第６図、第８図、第１０図は、第５図、第７図、第９図
から成るそれぞれの発振停止検出回路各部の電圧波形を
示すタイミングチャート図。 １・・・・・・時間標準源、２〜５・・・・・・分周回
路、６〜８・・・・・・デコーダー、９〜１１・・・・
・・液晶駆動回路、１７・・・・・・液晶表示素子、１
９・・・・・・発振停止検出回路。
Claims (1)
- １ 時間標準源、分周回路、電源電池、前記電池、前記
時間標準で得られる時間信号の分周信号によって交流駆
動される液晶表示手段、及び静電容量成分Ｃ１抵抗成分
Ｒを有し前記時間標準信号もしくはその分周信号あるい
はそれらを波形整形した信号によって該静電容量Ｃを充
電あるいは放電させる積分回路から少なくも成る前記時
間標準源の発振停止を検出する発振停止検出回路、該発
振停止検出回路からの制御信号によって前記液晶表示手
段の直流駆動を防止するための直流駆動防止手段よりな
り、静電容量成分Ｃ及び前記抵抗成分Ｒは時計回路と同
一のＩＣ内にモノリシック形成され、前記抵、抗成分Ｒ
はＭＯ８抵抗であることを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51045186A JPS5846718B2 (ja) | 1976-04-20 | 1976-04-20 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51045186A JPS5846718B2 (ja) | 1976-04-20 | 1976-04-20 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52128178A JPS52128178A (en) | 1977-10-27 |
| JPS5846718B2 true JPS5846718B2 (ja) | 1983-10-18 |
Family
ID=12712230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51045186A Expired JPS5846718B2 (ja) | 1976-04-20 | 1976-04-20 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846718B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125093A (ja) * | 1982-01-22 | 1983-07-25 | 株式会社日立製作所 | 液晶駆動回路及びそれを用いた電子回路システム |
| JPH0799455B2 (ja) * | 1985-04-22 | 1995-10-25 | 株式会社日立製作所 | 平面デイスプレイ装置 |
| US5563624A (en) * | 1990-06-18 | 1996-10-08 | Seiko Epson Corporation | Flat display device and display body driving device |
| KR960004651B1 (ko) | 1990-06-18 | 1996-04-11 | 세이꼬 엡슨 가부시끼가이샤 | 플랫 표시장치 및 표시체 구동장치 |
-
1976
- 1976-04-20 JP JP51045186A patent/JPS5846718B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52128178A (en) | 1977-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428040A (en) | Low power consumption electronic circuit | |
| US4958151A (en) | Display control circuit | |
| EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| JPS5846718B2 (ja) | 電子時計 | |
| US4074256A (en) | Driver circuit for driving electrochromic display device | |
| US4328572A (en) | Voltage control system for electronic timepiece | |
| US4141064A (en) | Booster circuit | |
| US4122661A (en) | Electronic timepiece digital display drive circuit | |
| CN106483826B (zh) | 电子钟表 | |
| JPH0254698B2 (ja) | ||
| JPS6111071B2 (ja) | ||
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| JPH07159754A (ja) | 半導体集積回路 | |
| US4328570A (en) | Electronic timepiece with illumination lamp battery voltage drop compensation circuit | |
| JPS6013205B2 (ja) | 電源供給方式 | |
| US6456131B1 (en) | Charge mirror circuit | |
| EP0032020A1 (en) | Integrated circuit for a timepiece | |
| JPS5844232B2 (ja) | エキシヨウドケイ | |
| JPS6241350B2 (ja) | ||
| JPS5888688A (ja) | 小型電子機器の電源供給方式 | |
| JPS59216081A (ja) | 電子時計の節電機能 | |
| JPS5857118B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
| JP2001257532A (ja) | 発振回路、電子機器および時計 | |
| JPS6153725B2 (ja) |