JPS5844232B2 - エキシヨウドケイ - Google Patents
エキシヨウドケイInfo
- Publication number
- JPS5844232B2 JPS5844232B2 JP50144320A JP14432075A JPS5844232B2 JP S5844232 B2 JPS5844232 B2 JP S5844232B2 JP 50144320 A JP50144320 A JP 50144320A JP 14432075 A JP14432075 A JP 14432075A JP S5844232 B2 JPS5844232 B2 JP S5844232B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- oscillation
- signal
- stops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0023—Visual time or date indication means by light valves in general
- G04G9/0029—Details
- G04G9/0047—Details electrical, e.g. selection or application of the operating voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は液晶パネルを表示に用いた液晶時計に関するも
のである。
のである。
その中でも液晶パネル駆動に関するものである。
本発明の目的は交流液晶駆動の液晶時計において、発振
が停止した時の液晶パネルの直流駆動を防ぎ、従って液
晶の劣化を防ぐものである。
が停止した時の液晶パネルの直流駆動を防ぎ、従って液
晶の劣化を防ぐものである。
本発明の他の目的は液晶時計の発振が停止した時、液晶
パネルの表示を完全に消す事にある。
パネルの表示を完全に消す事にある。
本発明の他の目的はマトリックス駆動液晶時計において
、発振が止まった時のまだらな液晶表示を完全に消す事
にある。
、発振が止まった時のまだらな液晶表示を完全に消す事
にある。
従来の液晶時計においては、電池電圧低下等の原因で発
振回路の発振が停止すると、停止時の時刻表示でずつと
直流１駆動されてしまう。
振回路の発振が停止すると、停止時の時刻表示でずつと
直流１駆動されてしまう。
特に昇圧回路なしで液晶を駆動する１、 ５ Ｖ液晶時
計においては電池電圧低下で発振が止まった場合でも時
刻表示が見え、かつ直流駆動されているため液晶の寿命
劣化が著るしく促進される。
計においては電池電圧低下で発振が止まった場合でも時
刻表示が見え、かつ直流駆動されているため液晶の寿命
劣化が著るしく促進される。
またマトリックス駆動液晶時計においては表示が時分割
駆動されているため、何かの原因で発振が止まれば表示
時刻の一部のみが表示される、まだらで見苦しい表示と
なってしまう。
駆動されているため、何かの原因で発振が止まれば表示
時刻の一部のみが表示される、まだらで見苦しい表示と
なってしまう。
もち論、直流駆動による液晶寿命の急激な劣化も起る。
本発明は従来の液晶時計に新たに発振停止検出回路、及
び液晶駆動制御回路を加える事によって上記の従来の欠
点を完全に無くしている。
び液晶駆動制御回路を加える事によって上記の従来の欠
点を完全に無くしている。
すなわち、液晶時計の発振回路の発振が停止した場合、
発振停止検出回路がこの発振停止を検出し、この検出に
よって液晶駆動停止回路は液晶パネルの駆動を完全に停
止させる。
発振停止検出回路がこの発振停止を検出し、この検出に
よって液晶駆動停止回路は液晶パネルの駆動を完全に停
止させる。
従って発振が止まった後は液晶パネルの表示は全く消え
、また直流、駆動に起因する液晶寿命の劣化は全く起ら
ない。
、また直流、駆動に起因する液晶寿命の劣化は全く起ら
ない。
第１図に本発明のブロック・ダイヤグラムを示す。
１は発振回路、２は分周回路、デコーダー等の電子回路
、３は液晶、駆動回路、４は液晶パネルであり、ここま
では従来の液晶時計と同じである。
、３は液晶、駆動回路、４は液晶パネルであり、ここま
では従来の液晶時計と同じである。
５は発振停止検出回路であり、６は液晶駆動停止回路で
ある。
ある。
発振回路１が発振を停止すれば発振停止検出回路５はこ
の発振停止を検出する。
の発振停止を検出する。
発振信号によって検出してもよいし、また、発振信号の
分周信号によって検出してもよい。
分周信号によって検出してもよい。
発振停止が検出されると液晶駆動停止回路は液晶駆動回
路、その他へ働きかけて、液晶駆動を完全に停止させる
。
路、その他へ働きかけて、液晶駆動を完全に停止させる
。
この液晶駆動を停止させる手段としては、
（ａ） 液晶駆動回路への電源供給を断つ。
（ｂ） 昇圧回路を使って液晶駆動している場合には
昇圧回路への電源供給を断って昇圧出力電圧をＯｖとす
る。
昇圧回路への電源供給を断って昇圧出力電圧をＯｖとす
る。
（ｃ） 全セグメント・を非点燈状態駆動する。
等々の方法が考えられる。
第２図に本発明の一部である発振停止検出回路を示す。
第３図にはそのタイムチャートを示す。第２図ａは信号
Ａの微分回路であり、Ａは発振信号を基にした分周信号
である。
Ａの微分回路であり、Ａは発振信号を基にした分周信号
である。
第２図ａにおいて、抵抗８及びコンデンサ９は遅延回路
を形成しており、ＭＯＳゲート１１に信号Ａの反転信号
と遅延信号を入力することにより、出力Ｃは信号Ａの微
分信号となる。
を形成しており、ＭＯＳゲート１１に信号Ａの反転信号
と遅延信号を入力することにより、出力Ｃは信号Ａの微
分信号となる。
微分信号Ｃは同時にリセット信号として使われる。
第２図すの抵抗１３とコンデンサー１４は時定数の大き
い電源電圧積分回路を形成している。
い電源電圧積分回路を形成している。
そしてＮ−ＭＯ８Ｔｒ１２はリセット信号Ｃによってこ
の積分回路をリセットする。
の積分回路をリセットする。
今発振が正常であれば信号Ａにより一定周期のリセット
パルスがＣより出力され、従って積分回路１３〜１４の
出力は・Ｌｏｎである。
パルスがＣより出力され、従って積分回路１３〜１４の
出力は・Ｌｏｎである。
発振が止まれば信号Ａが１であってもＯであってもリセ
ットパルスはＣより出力されない。
ットパルスはＣより出力されない。
従って積分回路１３〜１４の出力は・Ｈｌｌ・となり、
発振停止検出出力ＦはＦ＝１からＦ＝Ｏになる。
発振停止検出出力ＦはＦ＝１からＦ＝Ｏになる。
この様にしてＣ・Ｒ積分回路を利用して発振停止検出を
行う事ができる。
行う事ができる。
次に、第２図中のコンデンサーはＭＯ８ＩＣ上に集積で
きる事を簡単に計算して示そう。
きる事を簡単に計算して示そう。
コンデンサ９は８〜９の遅延回路を形成し、コンデンサ
１４のリセット時間を決定する。
１４のリセット時間を決定する。
リセット時間−１μｓｅｃ、抵抗８はＲ＝ＩＭ／？とす
ればコンデンサ９の容量ＣはＣ’：＞ １ ｐＦであれ
ばよく、十分にＭＯ８ＩＣ上で実現できる。
ればコンデンサ９の容量ＣはＣ’：＞ １ ｐＦであれ
ばよく、十分にＭＯ８ＩＣ上で実現できる。
拡散配線による遅延を利用する事も考えられる。
次に、コンデンサ１４、抵抗１３による積分回路を考え
てみる。
てみる。
リセットパルス周期が０．１ｍ５ｅＣ１抵抗１３はＭＯ
８抵抗で１００Ｍ、Ｑを実現できたとするとコンデンサ
１４の容量Ｃはｃ＞ｉｐＦであればよい。
８抵抗で１００Ｍ、Ｑを実現できたとするとコンデンサ
１４の容量Ｃはｃ＞ｉｐＦであればよい。
従ってこれも十分ＭＯ８ＩＣ上で実現でき、第２図の回
路は時計用Ｃ−ＭＯ８−ＬＳＩの上に集積できる。
路は時計用Ｃ−ＭＯ８−ＬＳＩの上に集積できる。
次に第４図に本発明の一部である液晶駆動停止回路を示
す。
す。
ａは液晶駆動回路の電源供給を断って液晶駆動を停止さ
せるものである。
せるものである。
１８は電源遮断用Ｐ−ＭＯＳ Ｔ ｒであり、１９は液
晶駆動用Ｃ−ＭＯＳバッファである。
晶駆動用Ｃ−ＭＯＳバッファである。
発振正常時はＦ＝１で、Ｐ−ＭＯ８Ｔｒ １８は導通状
態であり、回路は全て正常に働く。
態であり、回路は全て正常に働く。
発振が止まればＦ＝Ｏとなり、Ｐ−ＭＯ８Ｔｒ １８は
遮断状態であり、液晶駆動Ｃ−ＭＯＳバッファ１１はそ
の電源供給を断たれる。
遮断状態であり、液晶駆動Ｃ−ＭＯＳバッファ１１はそ
の電源供給を断たれる。
従ってその出力Ｈは全てＯ■となり、液晶は駆動されな
い。
い。
第４図すは昇圧回路への電源を断つ事によって液晶駆動
を停止させる回路である。
を停止させる回路である。
なお１９〜２１による回路はジエンケル形昇圧回路とし
て良く知られたものであり、その説明は省略する。
て良く知られたものであり、その説明は省略する。
今、発振が止まってＦ＝０となればＰ −ＭＯ８Ｔｒ
１８は遮断状態となり、従ってジエンケル形昇圧回路は
その電源を断たれ、昇圧出力電圧Ｅ２はＯ■になる。
１８は遮断状態となり、従ってジエンケル形昇圧回路は
その電源を断たれ、昇圧出力電圧Ｅ２はＯ■になる。
従って液晶駆動も０■になる。またＰ−ＭＯ８Ｔｒ １
８はジエンケル形昇圧回路の内部に設ける事もできる。
８はジエンケル形昇圧回路の内部に設ける事もできる。
ここで本発明を採用しない場合について簡単に説明する
。
。
発振が止まり、昇圧用クロックＪも止まると昇圧回路は
昇圧動作をしなくなる。
昇圧動作をしなくなる。
しかしダイオード２０によってＥ２＝Ｅ１−２ｖｄとい
う電圧が出力されてしまう。
う電圧が出力されてしまう。
ここでＶｄはダイオード２０の順方向降下電圧である。
従って液晶は直流駆動され、寿命が劣化してしまう。
第４図Ｃは液晶セグメント信号を全てＯにして液晶駆動
をなくするものである。
をなくするものである。
図中のＧ。はコモン信号であり、Ｓｌ、Ｓ２．Ｓ３・・
・・・・がセグメント信号である。
・・・・がセグメント信号である。
今Ｆ＝Ｏとなれば液晶駆動交流セグメント信号はコモン
信号もあわせてＧ。
信号もあわせてＧ。
−Ｇ１−Ｇ２−Ｇ３−・・・・・・と全て等電位となっ
てしまう。
てしまう。
従って発振が止まってＦ＝Ｏとなれば液晶は駆動されな
い。
い。
しかしこの方法は一般にマトリックス液晶駆動の場合に
は使えない。
は使えない。
本発明による利点をまとめると、
１、交流駆動液晶時計において、発振が停止しても液晶
を直流駆動する事がなく、従って液晶寿命の劣化を防ぐ
。
を直流駆動する事がなく、従って液晶寿命の劣化を防ぐ
。
２、液晶時計が電池電圧低下等の原因により発振が停止
すれば、液晶表示は完全に消える。
すれば、液晶表示は完全に消える。
３、本発明の回路は時計用ＬＳＩ上に集積でき、外付部
品は不要である。
品は不要である。
等々である。
また本発明はＣ−ＭＯ８−ＬＳＩを使った液晶腕時計を
例にとって説明を行ったが、ＩＩＬ等のＬＳＩでも実現
できる可能性はあり、また液晶を使用した電子機器一般
においても全く同様に有効である。
例にとって説明を行ったが、ＩＩＬ等のＬＳＩでも実現
できる可能性はあり、また液晶を使用した電子機器一般
においても全く同様に有効である。
また、液晶以外の表示素子、例えばエレクトロ・クロミ
クスを用いた時計においても、電池電圧低下による発振
停止時においての直流駆動による表示素子劣化を防ぐた
めに、本発明は大へん有益である。
クスを用いた時計においても、電池電圧低下による発振
停止時においての直流駆動による表示素子劣化を防ぐた
めに、本発明は大へん有益である。
以上の様に本発明は発振の停止を検出して液晶の駆動を
停止させるものであり、特に昇圧回路なしの液晶時計に
おいて、発振停止後の不要な表示の消去、及び直流駆動
による液晶寿命劣化の防止等々、大へん有益なものであ
る。
停止させるものであり、特に昇圧回路なしの液晶時計に
おいて、発振停止後の不要な表示の消去、及び直流駆動
による液晶寿命劣化の防止等々、大へん有益なものであ
る。
第１図は本発明による液晶時計のブロックダイヤグラム
である。 １・・・・・・発振回路、２・・・・・・分周、デコー
ド等のための電子回路、３・・・・・・液晶駆動回路、
４・・・・・・液晶パネル、５・・・・・・発振停止検
出回路、６・・・・・・液晶駆動停止回路。 第２図ａ、ｂは本発明の一部である発振停止検出回路。 ７．１０．１５・・・・・・インバータ、８，１３・・
・・・・抵抗、９，１４・・・・・・コンデンサ、１１
・・・・・・２人力ＮＯＲゲート、１２・・・・・・Ｎ
−ＭＯ８Ｔｒ 、 Ａ−・・・・・発振信号を基にした
分周信号、Ｂ・・・・・・信号Ａの遅延された信号、Ｃ
・・・−・・信号Ａの微分信号であり同時にリセットパ
ルス信号である、Ｄ・・・・・・積分回路１３〜１４の
出力電圧、Ｆ・・・・・・発振停止検出出力。 第３図は第２図の発振停止検出回路のタイミング・チャ
ート。 １６・・・・・・インバータ１５の入力しきい電圧レベ
ル。 第４図は本発明の一部である液晶停止駆動回路を示す。 ａは液晶駆動回路への電源を断つ回路、１７・・・・・
・インバータ、１８・・・・・・Ｐ−ＭＯ８Ｔｒ 、１
９・・・・・・液晶駆動用Ｃ−ＭＯＳバッファ、２０・
・・・・・液晶パネル、Ｇｏ−０２・・・・・・交流セ
グメント信号、Ｈｏ〜Ｈ２・・・・・・液晶駆動出力、
ｂは昇圧回路を停止させる回路、１９・・・・・・イン
バータ、２０・・・・・・ダイオード、２１・・・・・
・コンデンサ、Ｊ・・・・・・昇圧用交流クロック信号
、Ｅｌ・・・・・・電池電圧、Ｅ２・・・・・・昇圧出
力電圧、Ｃはセグメント信号を全て０にする回路、２２
・・・・・・２人力ＡＮＤゲート、２３・・・・・・Ｅ
Ｘ−ＯＲゲート、Ｓ１〜Ｓ３・・・・・・セグメント信
号。
である。 １・・・・・・発振回路、２・・・・・・分周、デコー
ド等のための電子回路、３・・・・・・液晶駆動回路、
４・・・・・・液晶パネル、５・・・・・・発振停止検
出回路、６・・・・・・液晶駆動停止回路。 第２図ａ、ｂは本発明の一部である発振停止検出回路。 ７．１０．１５・・・・・・インバータ、８，１３・・
・・・・抵抗、９，１４・・・・・・コンデンサ、１１
・・・・・・２人力ＮＯＲゲート、１２・・・・・・Ｎ
−ＭＯ８Ｔｒ 、 Ａ−・・・・・発振信号を基にした
分周信号、Ｂ・・・・・・信号Ａの遅延された信号、Ｃ
・・・−・・信号Ａの微分信号であり同時にリセットパ
ルス信号である、Ｄ・・・・・・積分回路１３〜１４の
出力電圧、Ｆ・・・・・・発振停止検出出力。 第３図は第２図の発振停止検出回路のタイミング・チャ
ート。 １６・・・・・・インバータ１５の入力しきい電圧レベ
ル。 第４図は本発明の一部である液晶停止駆動回路を示す。 ａは液晶駆動回路への電源を断つ回路、１７・・・・・
・インバータ、１８・・・・・・Ｐ−ＭＯ８Ｔｒ 、１
９・・・・・・液晶駆動用Ｃ−ＭＯＳバッファ、２０・
・・・・・液晶パネル、Ｇｏ−０２・・・・・・交流セ
グメント信号、Ｈｏ〜Ｈ２・・・・・・液晶駆動出力、
ｂは昇圧回路を停止させる回路、１９・・・・・・イン
バータ、２０・・・・・・ダイオード、２１・・・・・
・コンデンサ、Ｊ・・・・・・昇圧用交流クロック信号
、Ｅｌ・・・・・・電池電圧、Ｅ２・・・・・・昇圧出
力電圧、Ｃはセグメント信号を全て０にする回路、２２
・・・・・・２人力ＡＮＤゲート、２３・・・・・・Ｅ
Ｘ−ＯＲゲート、Ｓ１〜Ｓ３・・・・・・セグメント信
号。
Claims (1)
- １ 発振回路、分周回路、液晶パネル、電源より横取さ
れ、発振停止検出回路、及び液晶駆動停止回路を有する
液晶時計において、前記発振停止検出回路は前記発振回
路、又は前記分周回路の出力信号の微分信号を形成する
微分回路、及びリセット端子を有する電源電圧積分回路
よりなり、前記電源電圧積分回路のリセット端子には前
記微分信号が入力され、前記電源電圧積分回路の出力は
、前記液晶１駆動停止回路に入力されることを特徴とし
た液晶時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50144320A JPS5844232B2 (ja) | 1975-12-02 | 1975-12-02 | エキシヨウドケイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50144320A JPS5844232B2 (ja) | 1975-12-02 | 1975-12-02 | エキシヨウドケイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5267672A JPS5267672A (en) | 1977-06-04 |
| JPS5844232B2 true JPS5844232B2 (ja) | 1983-10-01 |
Family
ID=15359339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50144320A Expired JPS5844232B2 (ja) | 1975-12-02 | 1975-12-02 | エキシヨウドケイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844232B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0130258Y2 (ja) * | 1983-07-18 | 1989-09-14 |
-
1975
- 1975-12-02 JP JP50144320A patent/JPS5844232B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0130258Y2 (ja) * | 1983-07-18 | 1989-09-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5267672A (en) | 1977-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1475841A (en) | Electronic timepiece | |
| US4196432A (en) | AC driving mode and circuit for an electro-optical display | |
| US4074256A (en) | Driver circuit for driving electrochromic display device | |
| US4148015A (en) | Electronic timepiece with an electrochromic display | |
| JPS5844232B2 (ja) | エキシヨウドケイ | |
| US4122661A (en) | Electronic timepiece digital display drive circuit | |
| US4094136A (en) | Electronic timepiece inspection circuit | |
| US4175377A (en) | Timepiece with display device for warning battery life | |
| US3979899A (en) | Digital display type electronic time keeper | |
| JPS595907B2 (ja) | 表示装置 | |
| JP4668085B2 (ja) | 電子時計 | |
| US4392216A (en) | Integrated circuit for timepiece | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JP3162652B2 (ja) | 電子時計 | |
| JPS6216044B2 (ja) | ||
| JPS6013205B2 (ja) | 電源供給方式 | |
| JPS5846718B2 (ja) | 電子時計 | |
| JP2634688B2 (ja) | 液晶表示装置 | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| JPS6153725B2 (ja) | ||
| JPS6225997B2 (ja) | ||
| JPH0145148Y2 (ja) | ||
| JPH0143668Y2 (ja) | ||
| JPS5824748B2 (ja) | 電池寿命警告表示付時計 | |
| JPS6140950B2 (ja) |