JPS6241350B2

JPS6241350B2 -

Info

Publication number: JPS6241350B2
Application number: JP55068221A
Authority: JP
Inventors: Hiroyuki Chihara
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1980-05-22
Filing date: 1980-05-22
Publication date: 1987-09-02
Also published as: JPS56163473A

Description

【発明の詳細な説明】本発明は電子時計に係わり、特に、比較的電圧
が高く、しかも内部抵抗が大きい、リチウム電池
等を使用した電子時計に関する。

本発明の目的は、アラーム、ブザー等の重負荷
時における電池電圧変動に伴なう回路印加電圧の
変動を吸収し、電池電圧が変動しても時計回路に
は安定した一定電圧を供給する電源回路を提供す
ることにより、重負荷時でも安定した性能を有す
る電子時計を得ることにある。

近年、リチウム電池の性能が向上し、時計用に
も一部使用が開始され、また最近の銀価格の高騰
により、時計用電池としてリチウム電池が注目さ
れている。

リチウム電池は、通常3V〜2.8Vの電圧を有
し、電池容量は腕時計用の電池が、3Vで60〜100
ｍAHである。腕時計用相補型MOS−ICは1.5Vで
充分動作するので、２つのコンデンサの直・並列
スイツチング切り換えにより電池電圧の半分の電
圧（約1.5V）を作りだして、この電圧で時計用
ICを駆動することにより、時計の電池寿命を長
くさせることは周知である。このような方法と、
リチウム電池が有している自己放電率が小さいと
いう特性により、電池寿命が５年〜７年という腕
時計が実現できるのであるが、実用化に際しての
大きな弊害として、リチウム電池の内部抵抗が高
いという問題がある。特に、薄く小さいリチウム
電池は内部抵抗が高く、ランプ、アラーム付きの
腕時計には供し得ないのが、実状である。

本発明はかかる点に鑑み、ランプ、ブザー等の
重負荷時に電池電圧が変動しても、時計回路には
安定した一定電圧を供給する電源回路を提供せん
とするものである。

本発明から成る電子時計の構成を記した、第１
図ブロツクダイヤグラムにおいて、１は水晶発振
器等の時間標準源、２はバイナリー分周回路、３
は秒・分・時等のカウンター回路、４はデコーダ
ー・表示駆動回路、５は液晶パネル等の表示手
段、６は操作スイツチ１４〜１７等の信号を受け
て、時計回路をコントロールする制御回路、７は
ランプ、アラーム、ブザー等の重負荷回路、１１
は電源電池である。ここで電源電池１１をリチウ
ム電池、その電圧を3Vと仮定し、Ｖ_DD＝0V、Ｖ_S
_Ｓ２＝−3V、Ｖ_SS1＝約−1.5Vとして、Ｖ_DD、Ｖ_SS
_２、Ｖ_SS1電源ラインを点線で表わしている。第
１図実線ラインは信号ラインである。１０は降圧
用コンデンサ１２，１３を直・並列スイツチング
切り換えをした電池電圧を1/2に降圧する降圧回
路、８は電源電池１１の電圧が変動しても、一定
電圧を出力する定電圧回路であり、この電圧は降
圧回路の出力電圧、すなわち電池電圧の1/2、
1.5Vに近い値となるように設定されている。９
は電源制御回路であり、通常時は定電圧回路８の
動作を停止させ、降圧回路１０を動作させて降圧
回路の降圧電圧をＶ_SS1電圧として供給する。一
方、ランプON時等の重負荷回路７の動作時に
は、電源制御回路９は、降圧回路１０の動作を停
止させ、定電圧回路８を動作させて、定電圧回路
出力の安定化された電圧をＶ_SS1電圧として供給
する。

定電圧回路８を常に動作させ、重負荷の有無に
係わらず定電圧出力の安定化した電圧をＶ_SS1と
して供給しないのは、降圧回路１０の降圧ロスと
比して、定電圧回路８の降圧ロスの方が大きいこ
とによる。すなわち、降圧回路１０は、コンデン
サ１２，１３の直・並列スイツチング切り換えに
より降圧するため、降圧ロスがほとんどないが、
定電圧回路８は、後述のようにMOS・TRの電圧
降下を利用して降圧し、安定化電圧を得ているの
で、降圧ロスが比較的大きい。従つて通常時は、
降圧効率の高い降圧回路１０によりＶ_SS1電源を
供給し、電圧を安定化させる必要のある重負荷時
のみ定電圧回路を動作させ、安定化電圧をＶ_SS1
電源として供給している。

第１図８２はタイマー回路であり、重負荷解除
後、電池電圧の回復までに若干時間を要すので、
重負荷解除後タイマー時間の間だけ引き続き定電
圧回路８を動作させる働きをする。同図８４はク
ロツク停止検出回路であり、電池投入時に電源制
御回路９が降圧回路１０を動作させる状態で安定
した場合、降圧回路クロツク1024Hzがないため降
圧出力が出力されず、従つてＶ_SS1電圧がでない
ため永続的に発振が開始されないことを防ぐた
め、８４は1024Hzクロツクの有無を検出する回路
であり、この回路がクロツク停止を検出すると、
電源制御回路９の働きにより、定電圧回路８が強
制的に動作して、Ｖ_SS1電源が確保される。な
お、定電圧回路８は、後述のようにクロツクが不
要で動作する構成になつている。

第２図に、第１図ブロツクダイヤフラムによる
ところの、主要電源関係の電圧波形を示す。電源
電池１１にリチウム電池を用いており、開放電圧
が3V、電池内部抵抗は常温で50〜80Ω、−10℃で
150〜200Ω位の性能である。重負荷はランプ電流
である。第２図縦方向の点線より左側が常温時、
同右側が低温時における各部の電圧波形である。

同図Smはランプ信号（第１図17S_W4）Snはリ
チウム電池１１の出力電圧、Soは第１図降圧回
路１０の出力電圧、Spは定電圧回路８の出力電
圧、Sqは電源制御回路９の出力電圧である。Sn
〜SqはＶ_DD基準の電圧波形であり、また降圧回
路出力So、定電圧回路出力Spは説明の便宜上、
重負荷の有無に係わらず連続動作をさせた場合の
出力電圧を記述している。

同図Snから明らかなように、ランプラツシユ
電流時に電池電圧が常温で2V位に、低温時には
1.3V位まで電圧が落ち込む。しかもこれはラン
プラツシユ電流を削減させるために、ランプにシ
リーズに150Ω位挿入した場合の電圧であり、対
策をとらないとこのラツシユ時の電圧は、1Vを
割り込む。

一方、コンデンサ降圧回路をランプ点灯時にも
動作させれば、降圧出力は電池電圧の1/2になる
ため、同図Soから明らかなように、低温時には
降圧出力が0.6V位まで落ち込むことになり、こ
の電圧ではＶ_SS1系回路は動作しない。この電圧
落ち込みをカバーするため、通常時は降圧回路出
力をＶ_SS1電源とし、重負荷時には電池電圧を直
接Ｖ_SS1電源とする方法もあるが、この方式では
Snから明らかなように、温度により大幅に電池
電圧が変動するため、重負荷時にはそれにつれて
Ｖ_SS1電源も変動することになり、誤動作の要因
となる。誤動作の恐れとして、急激な電圧変動に
伴なうカウンター回路のカウントミス、リセツト
等があり、また比較的温度が高い条件下での重負
荷では、電池電圧がさほど落ち込まず、3Vに近
い電圧がＶ_SS1電源に供給されるため、水晶発振
回路が高調波発振を起こす危険性がある。

それに比して、定電圧回路出力は、第２図Sp
の電圧波形から明らかなように、電池電圧が定電
圧回路の出力設定電圧より落ち込まない限り一定
電圧であり、電池電圧が設定電圧より下がると、
電池電圧がそのまま定電圧回路の出力として出力
される。

従つて、前述のように、通常時は降圧回路１０
の出力をＶ_SS1電源に、重負荷時は定電圧回路８
の出力をＶ_SS1電源とするように、電源制御回路
９を構成すれば、第２図Sqに示す電圧がＶ_SS1電
源として供給される。該Sqにおいて、実線は降
圧回路１０の出力が供給され、一点鎖線は定電圧
回路８の出力が供給されていることを示す。Sr
は、定電圧回路８が動作している時間を示し、
Ssは重負荷解除後の一定時間を計測する、タイ
マー回路８２の動作している時間を表わす。この
タイマー動作により、重負荷解除後、電池電圧が
完全に回復した後、定電圧出力から降圧出力にＶ
_SS1電源供給が移行する。なお、Ｖ_SS1電圧Sqにお
いて、一瞬電圧が落ち込んでいる個所があるが、
これは電池電圧が定電圧設定電圧より落ち込んだ
ためであり、前述のようにランプにシリーズに抵
抗を挿入する、あるいは適切なランプを選択する
等の対策により、実用上問題ないレベルの1.3V
位に抑えることができる。

以上のように、電源制御回路９の制御によつ
て、通常時にはコンデンサ降圧回路１０が作動し
て、100％に近い降圧変換効率でＶ_SS1電源が供給
でき、電池電圧が大幅に変動する重負荷時、及び
重負荷解除時には、定電圧回路８、タイマー回路
８２が作動して、安定した電圧をＶ_SS1電源とし
て供給できるのである。

本発明から成る電子時計の実施例として、電源
回路関係の回路図を第３図に、その主要タイミン
グチヤート図を第４図に表わす。

第３図において、点線内のブロツク８は第１図
の定電圧回路８に相当し、以下同じく、ブロツク
９は電源制御回路９に、ブロツク１０は降圧回路
１０に、ブロツク７は重負荷回路７に、ブロツク
８２はタイマー回路８２に、ブロツク８４はクロ
ツク停止検出回路８４に、それぞれ相当してい
る。ブロツク８３は電源制御回路９の一部であ
り、遅延回路を形成している。

第３図において、１８〜２８はＰ・MOS・
FETであり、２５だけがデプレツシヨンタイ
プ、他は全てエンハンスメントタイプである。２
９〜３７はエンハンスメントタイプＮ・MOS・
FET、４１〜４８はスイツチングゲートであ
り、ゲート電位Highで導通、同Lowで非導通で
ある。上記以外のゲート、Flip・Flop（Ｆ・
Ｆ）類は全て相補型MOS・FETで構成されてい
る。３８，３９はIC内蔵のコンデンサであり、
４０及び８５〜８７は、同じくIC内蔵の抵抗で
ある。５１〜６１はマスタースレーブFF、６
２，６４はスレーブタイプハーフFF、６３はマ
スタータイプ・ハーフFFであり、いずれもマス
ターがCLOCK＝Highで書き込み状態、スレーブ
がCLOCK＝Lowで書き込み状態となる。第３図
においてIC外部の外付け素子として、１７がラ
ンプ点灯スイツチ（SW₄）、７８がランプ、７９
がアラーム駆動用NPNトランジスター、８０が
同インダクタンス、８１が圧電素子、１２・１３
が降圧用コンデンサ（約0.1μＦ）である。

第３図において、1024HzＤ信号は、1024Hz信号
を1/32768秒あるいは1/16384秒等の時間だけ遅延
させた信号であり、1024Hzと1024HzＤ信号を用い
てANDゲート６５（A₁）と同じく６６（A₂）によ
り、第４図に示すような降圧回路用二相クロツク
を作る。ANDゲート６７（A₃），６８（A₄）は、
８２のタイマー回路のF₁₁，F₁₂に、重負荷回路か
ら重負荷が駆動されたことを示めす信号が、その
リセツト端子に入力され、F₁₂がHigh、つまり
F₁₂Q出力がLOWとなると、F₁₂のHigtが途中
で反転されてLowとなり、ANDゲート６７，６
８すなわちA₃，A₄に入力されるのでA₃，A₄ゲー
ト出力とも第４図A₃，A₄に示すようにLowにな
るように構成されている。

降圧回路１０の動作を説明すると、A₄がHigh
（第４図A₄斜線部）の時はＮ・MOS・FET３
５・３６が導通状態となり、コンデンサ１２（Ｃ
_A）とコンデンサ１３（Ｃ_B）が直列の状態でＶ_DD
−Ｖ_SS2電源間に接続される。Ｃ_AとＣ_Bは容量が
等しいからＶ_SS1には電池電圧が1/2に分圧された
電圧が印加されることになる。一方、A₃がLow
（第４図A₃斜線部）の時は、Ｐ・MOS・FET２
６，２７が導通状態となり、Ｃ_BはＣ_Aと並列にＶ
_DD−Ｖ_SS1間に接続され、Ｖ_SS1系に充電された電
荷を供給する。

第４図において、A₃斜線部（Ｃ_A，Ｃ_Bが並
列）とA₄斜線部（Ｃ_A，Ｃ_B直列）が重負荷がな
い通常状態では1024Hz周期で交互に繰り返され降
圧することが分る。なお、A₃，A₄斜線部の位相
がずれており、二相クロツクで降圧している理由
は、切り換え時に、トランジスター２６と、３
５、もしくは２７と３６、３５と２７、２６と３
６の組み合わせのトランジスターが導通して、電
源間シヨート、もしくはＣ_Bの充電電荷の損失を
防ぐためである。この改良をせず、一相クロツク
で降圧回路を駆動すると、降圧トランジスターの
サイズにもよるが、0.1〜0.2μＡの降圧ロス電流
が生じることが、実験で確認されている。

一方、ランプ等の重負荷ON時は、第４図A₃斜
線部から明らかなように、降圧動作は停止し、Ｃ
_AとＣ_Bが並列にＶ_DD−Ｖ_SS1間に接続されるよう
になつており、Ｖ_SS1系の電源バツクアツプコン
デンサとして機能するようになつている。

また、重負荷ONで瞬間にＣ_AとＣ_BがＶ_SS1に並
列接続されるようになつており、遅延回路８３の
働きにより、重負荷ON後、定電圧回路が安定す
るまでの約１ｍｓの間は、Ｃ_AとＣ_Bの充電電荷で
Ｖ_SS1電源を供給する。これが重負荷ONで瞬時に
Ｃ_AとＣ_Bが並列接続されず、Ｖ_DDとＶ_SS2間にＣ_A
とＣ_Bが直列に接続されていると、第２図Soのよ
うな電圧降下した電圧がＶ_SS1電源に供給され、
誤動作の要因となる。

更に本実施例では、重負荷タイマーOFF後、
定電圧出力から降圧回路動作に移行の際、必ずＣ
_AとＣ_Bがシリーズ接続の状態から始まるようにな
つており、電圧変動が最小となるよう工夫を施し
てある。

タイマー回路８２のF₁₂信号を入力し、それ
を遅延させるブロツク８３は、前述の機能を有す
る遅延回路であり、第４図F₁₃Q，F₁₄Qのように
F₁₂Qに対し遅延しA₅の信号となる。F₁₂Q＝Low
つまりF₁₂＝Highにより定電圧回路がONし、
A₅＝HighによりＶ_SS1電源が定電圧回路側から供
給されるのであり、第４図からその遅延関係が明
らかである。

ブロツク８２はタイマー回路であり、F₁₀から
の１Hz信号をクロツクとして、通常時はF₁₂出
力はLow。ランプもしくはアラームON時、及び
同OFF後約1.5秒間と、クロツク停止検出回路８
４がクロツク停止と判定している間、及び同解除
後約1.5秒間はF₁₂のリセツト端子に信号が入力さ
れるので、F₁₂Q出力はTighとなり、定電圧回路
８を動作させる。

ブロツク８４はクロツク停止検出回路であり、
重負荷時により発振、分周回路が動作しなくな
り、例えば1024Hzの信号が出力されていないこと
を検出するものである。そして、各点Sh，Si，
Sj，Sk及びSlにおける信号の動作は、第５図タ
イミングチヤート図のように動作する。同回路出
力Slは、通常時Low、クロツク停止時はHighと
なる。

第３図ブロツク８は定電圧回路であり、その基
本的な考えとしては特願昭54−156164号に記載さ
れていることに基づく、そしてMOS・FET１
８，１９，２９，３０で基準電圧源が構成され、
MOS・FET２０，３１でMOS・FET２１，２４
を定電流動作させるためのバイアス回路を形成し
ている。MOS・FET２１〜２３，３２，３３で
差動増幅回路が形成されており、MOS・FET２
４，３４で増幅回路を形成している。MOS・
FET２５は電圧コントロール用のTRであり、セ
ルフ帰還がかかるようにデプレツシヨンモード
Ｐ・MOS・FETをソースフオローで使用してい
る。抵抗８５〜８７は、出力電圧値設定用分圧抵
抗である。

基準電圧源は、Ｎ・MOS・FET２９のGate部
poly−SiにＰの不純物をドープすることにより、
Ｎの不純物がドープされているＮ・MOS・FET
３０との間のGaTe電極のＰ，Ｎという極性の違
いによる差に起因する、それぞれのトランジスタ
ーのスレツシヨルド電圧Ｖ_THの差を利用して作ら
れ、FET１９のドレインとＶ_DDの間にはFET２
９のＶ_THと同３０のＶ_THの差の電圧、約1Vが現
われる。

ここで、基準電圧…Ｖ_ST、抵抗８５〜８７によ
る抵抗分圧比…Ａ、定電圧回路出力電圧…Ｖ_SS1
とすると、Ｖ_ST＝Ａ×Ｖ_SS1 となつて、均衡がとれるように帰還がかかり、コ
ントロールFET２５のゲートバイアスが自動設
定される。Ｖ_STを1V、Ｖ_SS1を降圧回路出力電圧
と等しい1.5Vとすると、Ａ＝1/1.5となる。

なお、本実施例では、クロツク停止検出回路８
４がクロツク停止と判定している間は、スイツチ
ングゲート４７が導通して抵抗分圧比Ａが下つ
て、1/1・7になり、Ｖ_SS1が通常電圧より若干高め
の1.7V位になつて、水晶発振回路の自起動性が
良くなるように工夫してある。

更には、重負荷時には電池電圧が低下するため
に、液晶表示素子の駆動実効電圧が下つて液晶が
見えにくくなるため、重負荷時の定電圧回路出力
を意図的に1.7V等の高めに設定して、液晶駆動
実効電圧を上げて見え易くすることができる。た
だし、コストラストには変化がなく、直流成分も
若干残るが、実用上問題ない範囲である。

以上詳述した如く、本発明によれば、ランプ、
アラーム等の重負荷時に電池電圧が大幅に変動し
ても、時計用回路には安定した電圧を供給でき、
しかも通常時には高い降圧効率が得られるため、
電池寿命が長く、誤動作の起らない時計システム
が実現できる。

なお実施例では、リチウム電池を用いて説明し
たが、本発明は、リチウム電池を使用した電子時
計に限定されるものではなく、比較的高い電圧を
有する他の電池を用いた電子時計にも、本発明が
適用可能である。

【図面の簡単な説明】

第１図は、本発明から成る電子時計の構成を示
したブロツクダイヤグラム図。第２図は、第１図
ブロツクダイヤグラムのうち、主要電源関係の電
圧波形を表わした図。第３図は、本発明による実
施例の、電源回路関係の回路図。第４図は、第３
図回路図の主要各部タイミングチヤート図。第５
図は、クロツク停止検出回路８４の主要各部タイ
ミングチヤート図。１……水晶発振器、２……分周回路、３……カ
ウンター、４……デコーダー、駆動回路、５……
表示素子、６……制御回路、７……重負荷回路、
８……定電圧回路、９……電源制御回路、１０…
…降圧回路、８２……タイマー回路、８４……ク
ロツク停止検出回路。

Claims

【特許請求の範囲】

１電源電池１１と、クロツク信号の制御により
コンデンサを直・並列に切換えて前記電源電池１
１の電池電圧を降圧する降圧回路１０と、前記ク
ロツク信号を形成する時間標準源１、分周回路２
等から成り該降圧回路１０の降圧電圧を受ける電
子回路と、前記電源電池１１から電圧供給を受け
るブザー、ランプ等の重負荷回路７とを備える電
子時計において、前記クロツク信号が停止したこ
とを検出して検出信号を出力するクロツク停止検
出回路８４、前記検出信号を受けて前記電池電圧
を基に前記降圧電圧より高い定電圧を形成する定
電圧回路８と、前記検出信号を受けて前記降圧回
路１０に入力される前記クロツク信号を禁止する
第１のゲート回路６７，６８及び前記検出信号を
受けて前記定電圧を前記電子回路に供給する第２
のゲート回路４８，７２を含む電源制御回路９と
を具備することを特徴とする電子時計。