JPS62254092A - 電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は゛４電子計に係わり、時に、比較的電圧が錫く
、しかも内部抵抗が大きい、リチウム電池等を使用した
電子時計に１力する。

本発明の目的は、アラーム、ブザー等の電食荷時におけ
るＷ、池゛屯圧変旬に伴なう・回帖印加毫圧のｆｔｆｌ
−吸収し、′ｉ慌ｆｔ１ｘ電圧が変前しても時計回路に
は安定した一定電圧を供給する′隠源回路を虎供するこ
とにより、重負荷［吟でも安定した性能を有する電子時
計を侍ることにある。

近年、リチウム電池の性能が向上し、時計用にも一部使
用が開始され、また最近の銀１曲格の鵠謄により、時計
用’ｌ［、池としてリチウム電池が注目されている。

リチウム電池は、通常６ｖ〜２，８ｖの電圧ｔ−Ｗし、
゛１肛池答陸は腕時計用の′（池が、５ｖで６０〜１０
０　ｍＡ！（である。腕時針用相輛型ＭＯ８−工１０　
　は１．５ｖで光分動作するので、２つのコンデンサの
直・並列スイッチング切り侠えにより電池電圧の手分の
電圧（約１．５７　）　會作りだＬ７て、この電圧で時
計用工Ｃ會駆勧することｅこより、時計の心池埒命を艮
〈させることは周知である。このような方法と、リチウ
ム′亀池が’ｆｆしている自己放′（率が小さいという
特性により、′電池寿命か５年〜７年というｊ泥時耐が
°大曳できるのであるが、実用化Ｐこ際し７ての大さな
屏害と［２て、リチウム屯Ｃ也の内部抵抗が高いとい９
問題がある。符に、薄く小さいリナウム屯ａは内部抵抗
が高く、う／ブ、アラーム付きの腕時計には供し得ない
のが、実状である。

本発明はかかる点に鑑み、ランプ、ブサー寺のＭ貞何時
に東池祇圧か【動し７ても、時計目面νζは安定Ｌ７た
一疋逼圧を供給する心源回路ケ提供せんとす々ものでる
Φ。

本発明から成る電子時１士のイ陣成をｔｉｅ　Ｌ、た、
第１図ブロックダイヤグラムにおいて、１は水晶発振６
寺の時１！ｊ剛準源、２　ｆ、Ｕバイナリ−分周回路、
６は秒−分拳時吟のカウンター回路、４はデコーダー・
表示駆動回路、５は欣晶バ洋ル等の表示＋戊、６は操作
スイッチ１４〜１７等の信号を受けて、時計回賭金コン
トロールする制御回路、７はランプ、アラーム、ブザー
等のＮ負荷回路、１１は電源′ｒ￥Ｌ池である。ここで
電源電池１１をリチウム電池、その電圧ｅ３Ｖと仮定し
、ＶＤＤ＝＝ＱＶ。

ＶＩ’ｉＳ、　ニー３７．１８Ｂ、　＝＝約−１，５ｖ
として、ＶＯＶ。

Ｖ８Ｂ、、　ＶＳＩ３１　　電源ライン全点−で衣わし
ている。

第１図実線ラインは信号ラインであめ。１０：・よ降圧
用コンデンサ１２．１３全直φ並列スイッチング切り換
えをして電池゛〈出ｔＡに降圧する降圧回路、８は′電
源１こ池１１の電圧が変動しても、一定電圧を出力する
定電圧回路でりり、この電圧は降圧回路の出力′１圧、
すなわち−＋［ａ電圧のル、１５Ｖ　ＶＣ近い頓となる
ように設定式れている。９は電源制御回路でおり、通常
時は定電圧回路８の妨作−止させ、降圧回路１０を１作
ぢせて降圧回路の降圧峨圧紮ｖｓｓｌ’心圧として供給
する。−万、ランプＯＮ時等の虞負荷回路７の畑作時に
は、４譚制御回路９は、ｌｌＩ４圧回路１ｕの動作を停
止させ、定電圧回路８全動作ざぜて、定電圧回路出力の
安定化さｎた電圧をＶ銘１　電圧として供給する。

定電圧回路８全動に動作さぜ、重負荷の有無に係わらず
定′１圧出力の安定化Ｅ７た電圧をｖ８８１　　として
供給しないのは、降圧回路１０の降圧ロスと比して、定
電圧回路８の降圧ロスの方が大さいことによる。すなわ
ち、降圧回ｙ１！１１０は、コンデンサ１２．ｉ３の直
１１韮タリスイッチング切り疾えにより降圧するため、
降圧ロスがほとんどないが、定電圧回路８は、後述のよ
うにＭＯＳ−ＴＨの電圧降下全４！１用して降圧［７、
女尾叱【１圧を寿でいるので、降圧ロスが比較的大さい
。従って通常時は、降圧効率の高い降圧回路１０に工り
Ｖε８１　　電源を供給し、電圧を安定化きせる必要の
ある意気荷時のみ定電圧＠命を動作ちぜ、安定化電圧全
ＶＲ８％電源として供給している。

第１１凶８２はタイマー回路でＪり９、電食荷屏除俊、
電池′電圧の回復までに若干時間を要すので、重負荷Ｗ
６咋恢タイマ一時間の曲だけ引き絖さず電圧回＆Ｅｌ−
＠ａ作させる働きｔする。同図８４はクロック停止検出
回路であり、電池投入時に電源制御回路９が降圧回路１
０全動作させる状態で安定した場合、降圧回路クロック
１０２４日２がないため降圧出力が出力さＦへ９五って
ｖ８句　′電圧がでないため永続的に発振が開始さＸＬ
ないこと？防ぐため、８４ｉ１０２４　ｆｌｚクロック
の、に無を検出する回路であり、この回路がタロツク停
止全検出すると、電源１１ｆｌＪ御回路９の働きにより
、定電圧回路８が強制的に動作して、Ｖ悶ｌ　４掠がｆ
４珠さ７Ｌる。なお、定電圧回路８ンよ、後述のように
タロツクが不要で１作する構成ンこなっている。

第２図に、第１図ブロックダイヤグラムによるところ、
主要電像関係の電圧及形をボす。４源電池１１にリチウ
ム電池を用いており、開放低圧が６ｖ、′電池（ハ）部
低抗は常温で５０〜８０Ω、−１００で１５０〜２００
Ω位の性態である。重負荷はランプ磁流である。第２図
縦方ｒｉＪの点称よρ圧側か常温１呼、同右側が低温時
にｈ゛け、ｂ各部のｒ冠王彼ルである。

同図Ｓｍはランプ１百号（第１図＋７５ｗ４）、Ｓｎは
リチウム′亀ａ１１の出力電圧、ＳＯは第１図降圧回路
１０の出力電圧、Ｅｌｐは定゛ｆ城圧ｌＮ路８の出力電
圧、８　、ｑは゛竜源制−回路９の出力゛電圧であり。

Ｓｎ　−％−８（ｌ　１ｉＶｕｏ基準の電圧波形であり
。

また降圧回路出力Ｓｏ。定電圧回路出力Ｓｐは説明の便
宜上、Ｍ負荷の有無に係わらず連枕動作會させた場合の
出力電圧を記述し７ている。

同図Ｓｎから明らかなように、ラップラッシュ酸比時に
電池電圧が常温で２Ｖ位に、１へ融時ｅこは１．５ｖ位
まで電圧が洛ち込む。しかもこ扛はラングラッシュ′遊
流盆削減させるためＶＣ、ランプにシリーズに１０００
位挿入し′ｆＣ，場合の電圧でるり、対爪金とらないと
このラッシュ時の電圧に、ＩＶｆ、！１ｊり込む。

一方、コンデンナ降圧回ｉｔランプ点灯時にも動作させ
れば、降圧出力な電池［Ｌ圧のｙ２になるため、同図ｂ
ｏから明らかなよりに、低一時には降圧出力がＬＬ６１
ｉまで落ち込むことＶ（−な９、この電圧ではＶｓ８１
　　糸回路は動作しない。この旭圧洛ち込−Ｍｉ−カバ
ーするため、通常時は降圧回路出力をｖｓｓｌ　　電源
と（７、重負荷時には′１池′屯圧を直接Ｖ叩Ｌ　電源
とする方法もあるが、この方式ではＳｎから明らかなよ
りに、＠度Ｖこより大幅に゛（池′電圧が変動するため
、重負荷時にはそｎにつれてＶ８ガ　電源もｆ呻するこ
とになり、誤力作の要因となる。誤動作の恐ｆＬどして
、急激な電圧′！ｇ：、切に１＋なうカウンター回路の
カウントミス、リセット等かめり、また比較的温度が＾
い条汗下での亘只荷では、′ＨＬ池屯圧電圧ほど落ち込
１丁、５Ｖ’ｌこ近い′電圧がＶ悶ｘ’ＮＬ’０１ｆｉ
、に供給さｎるため、水晶発成回路が高ＦＡＩ反発憑奮
起こす危険性がある。

そｎに比して、冗′成圧回路出力は、第２図Ｓｐの厄圧
仮形から明らかなように、電池電圧が定゛成圧回路の出
力設定′電圧より落ち込まない限り一定電圧で、？１．
り、″電池′電圧が設定電圧より下がると、電池電圧が
そのまま足屯）七回路の出力として出力さｎる。

使って、前述のように、通常時は降圧回踏１０の出力を
Ｖｓｓｌ　　低源に、重負荷時は定゛厄出回路８の出力
をＶＩ’Ｅ８．　　電源とするよりに、′亀源制■回路
９を構成すれば、第２図Ｅｌｑに示す電圧がｖｓ８Ｉ篭
源と電源供給さする。該ｓ　ｑ　ｖｃおいて、実線は降
圧回踏１０の出力が供給さｎ、一点鎖巌は定電圧回路８
の出力が供給さ几てい◇こと金示す。

Ｓｒは、定電圧回路８が動作し７ている時間を示し、Ｓ
Ｓ￥′ｉ、重負荷解除後の一定時曲全計σ＋１１する、
タイマー回路８２の動作し２ている時間全表わす。この
タイマー１作Ｖｃより、ＭＬ負荷解除俊、電池電圧が児
全に回復した後、炬′電圧出力から降圧出力にＶＩ’３
１３１　４源供給が４１−行する。なお、ｖｓｓｌ　　
電圧Ｓｑにおいて、−瞬電圧が洛ち込んでいる個所があ
るが、こｎは電池゛電圧が定電圧設定電圧より落ち込ん
だためでめり、前述のＬつにランプにシリーズに抵抗を
挿入する、あるいは迩切なランプを１８択する等の対策
により、実用上問題ないレベルの１．５ｖ位に抑えるこ
とができる。

以上のよつに、電源制御回路９の制御ｌＩ４１によって
、通常時にはコンデンサ降圧回路１０が作動して、ＩＵ
Ｏチに近い降圧変換効率でＶ！’ｓｓｘ　　’ｔ１１．
諒が供給でさ、４／ＩＩＩＬ通土が大１−に変動する重
負荷時、及び本負荷解除時には、定電圧回路８゜タイマ
ー回路８２が作動して、安定した′電圧をｖｓｓｌ　電
源として供給できるのである６、 本発明から成る１子時訂の実禿νりとして、電源回路関
係の回路図を第５図に、その生硬タイミングチャート図
を第４図に表わす。

第５図において、点ｌ罎内のブロック８は第１図の定電
圧回路ｄｊＣ相当（７、以下同じく、フロック９は゛亀
諒１ｆｌｌ呻回路９に、ブロック１０は呻Ｉ七回路１０
に、ブロック７は垂負荷回Ｍ７ｒＣ，ブロック８２はタ
イマー回路８２に、ブロック８４はクロンク停止慎出回
路８４Ｍこ、そｆｌ−ｆ：′ｆｔ相当している。

ブロック８３はｔｊｉ、豫刊ｆｌ１１回路９の一郡でぬ
り、遅延回路を形成していゐ。

第５図にひいて、１８’２８はＰ−ＭＯ８＠Ｆ招Ｔで９
ｐ、２５だけがデプレッションタイプ、他は全てエンハ
ンスメントタイプである。２９〜５７はエンハンスメン
トタイプＮ−ＭＯ８−ＦＩＴ。

４１〜４８はスイッチングゲートであり、ゲート電位Ｈ
１ｇｈ　で導通、ｌ”Ｉ　Ｌｏｗで非専酋である。上ｔ
４α以外のゲート、Ｆ’１ｉｐ−Ｆｌｏｐ（Ｆ’−Ｆ　
）＃ｌは全て相補型ＭＱＳΦＥｌ’ＥＴで構成さ汎てい
る。！１８゜６９はＩＱ内斌のコンデンサであり、４０
及び８３〜８７は、凹じ（Ｉｃ内蔵の抵抗でめる。

５１〜６１はマスタースンーブＦ用ζ　６２．６４はス
レーブタイプハーフＦＩＦ、６３はマスタータイプ・ハ
ーフＦＦでめり、いずｎもマスターがＣＬＯ（３に＝ｌ
（ｉｇｈ　　で書き込み状態、スレーブがＣ’ＬＯＣＫ
＝Ｌｏｗ　　で舊き込み状ｊｈ＃となる。第５図にｈい
てＩ’（！ｌＡ、部の外付は素子として、１７がランプ
点灯スイッチ（５ｗ４）、７８がランプ、７９がアラー
ム駆動用ＮＰＮトランジスター、　〜３　ｆ３　カ同イ
ンダクタンス、８１が圧電素子、１２＾１５が４出用コ
ンデンサ（約［１１μＦ）である。

第３図において、ＩＵ２４ＨｚＤｊｇＭは、１０２４Ｈ
ｚ信号ｉ１／６２７６８秒めるいは１／１６５．１３４
秒等の時間だけ２！！延させた信号でｂす、１０２４［
（Ｚ　とＩＵ２４Ｈｚ　ＤＩＮ号を用いてＡＮＤケート
６５（Ａｌ）と同じ＜６６（Ａりにより、第４図に示す
ような降圧回路用二相りロンクを作る。ＡＮＤゲート６
７（Ａ、）、６８　（Ａ４）は、８２のタイマー回路の
Ｆｕｌｌ　Ｆｌ！　　Ｉ’こ、重負荷回路から本負荷が
駆＃ＪＪＪでれたこと金示すイざ号がそのリセント端子
Ｖこ入力さｒＬ、　ＦｘｚＱが）Ｈｉｇｈ、つまりＦｕ
ｚＱ出力がＬｏｗ　　となると、ＦｘｚＱ７５ｉ　Ｈｉ
　ｇｈ　　′ＸＪｉ４甲で反転さ扛て−ＯＷ　となり、
ＩＮＤゲー）６７．６８丁なわちＡ３　ｅ　Ａ４に入力
されるので、八３　＊　Ａ４ゲート出力とも弔４図Ａ３
　＋　Ａ４にボすよりにＬｏｗ　になるように構成さ几
ていゐ。

降圧回路１０の動作を説明す心と１．〜４がｔｌｉ　ｇ
ｈ（第４図Ａ４Ｍｍメ部）の時はＮ”Ｍｏｓ＊ｖｗＴ５
５ｅ３６が４遥状感となり、コンデンサ１２（ＯＡ）　
　とコンデンサ１３（ｃｏ）が直夕１ｊの状態でｖｏｏ
　−Ｖ８Ｓ、　　’＋［源間に接続さｎる。ｃＡとＣＢ
は容量が等しいからＶＢ８！Ｖこは電池屯Ｉｆが強に分
圧さｎた電圧が印加δすることになる。−万、Ａ。

がＬｏｗ　　（第４図Ａｓ　　斜ｆｔ１ｄ部）の時は、
Ｐ−ＭＯＳ−ＦＥＴ２６，２７　が導通状、標となり、
ＯＢｒ、ｌ：ＧＡと並夕ＩＪＶｃＶＤＤ−Ｖ８ＳＩ　　
ｌ１ｆｌｖｃ、接続さｎ、、　　ｖｓｓｌ糸に光ｒこさ
れたＭＥ　０ｉＴｋ供給する。

第４図において、ＡｓｆＰ＋線部（ＯＡ、（！Ｂが並列
ンとＡ４糾巌ｓ（ＯＡ、ｃａ直列）が重負荷がない通常
状態では１０２４　Ｈｚ周期で交互に繰り返され降圧す
ることが分る。なお、Ａｓ　＋　Ａ４斜縁部の位相がず
２ｔており、二相クロックで降圧している理由は、切り
換え時に、トランジスター２６と３５、もしくは２７と
５６．６５と２７．２６と５６の組み合わせのトランジ
スターが４通して、篭諒間ショート、もしくはＱＢの光
篭蒐荷の損失を防ぐためである。この改良をぜす、−相
クロックで降圧回Ｍ’を駆動すると、降圧トランジスタ
ーのサイズｌζもよるが、α１〜［ｉ２μＡの降圧ロス
ｔｌｔ流が生じることが、実験で一認さｎている。

−万、ランプ等の′Ｎ貝何ＯＮ時μ、第４を閃Ａ３糾線
部から明らかなように、降圧硬作は停止し、ＱＡとＱＢ
が並列１／ＣＶＤＤ−ＶＰ、８１　　間に接続さ扛るよ
うになっており、ＶＳＳｌ糸の’、１１バックアップコ
ンデンサとして機能するようになっている。

ｔｒｉ、Ｍ負＃ｏＮで桝時ｔｉｃ　ＯＡ　、ｌ！：　（
！　ＢかＶ８２゜に並列接続さ扛ゐようになっており、
遅延回路８３の働きにより、ｆｆｉ負荷負荷Ｃ１Ｍ足電
圧回路が安定するまでの約１ｍｓの間は、ｃＡとＱＢの
光電′電荷でｖ８８！電源を供給する。こ；ｎ、が重負
荷ＯＮで瞬時ＶＣＣ＊とＱＢが並列接続されず、ＶＬＩ
ＬＩとＶＢ２．間にｃＡとＱＢが直列に接続さｎている
と。

＠２図ＳＯのよりな′磁圧降下し九′電圧がｖ８８１電
源に供給さｒ”ｓ　ａ！４動作の要因となる。

更に本実施例では、重負荷タイマーｏｂ’ド後、定電圧
出力から降圧１！！回路１作に移行の隊、必ず、ＯＡと
ＣＢがシリーズ接続の状態から始まるようになっており
、電圧変動が最小となるよう工夫を施しである。

タイマー回路８２のＦｘｘＱ信９に人力（２、それを遅
延させるブロック８６は、「Ｉ述の蝋叱を有する遅延回
路であり、第４図７１３蛎ド１４Ｑ　　のようにＦｕＱ
　Ｖｒ一対し遅延ＬＡ　ｓ　］’ｆＦｌｔトナ；ｂ。Ｆ
ｘｚＱ＝Ｌｏｗ　　ＱまりＦｌ！Ｑ＝Ｈｉｇｈにより建
１１圧回殆かＯＮＬ、ＡＩｉ＝Ｈ１ｇｈ　　によ’）　
Ｖｓｓｌ　’ａｓａ＝定゛１圧回ｗ！ｒ側から供給さｎ
；ｂゆであり、第４図からその遅延関係が明らかでめる
。

ブロック８２は夕・イマー回路であり、ＦＩＯからのＩ
Ｈｚ信号ケタロックとして、通常時はＦ’ｕＱ１月力は
ＬＯＷ０ランプもしくはアラームＯＮ時、及び同ＯＦＦ
　　後約１．５秒間と、クロック停止検出回路８４がク
ロック停止と判定している間、及び同解味後約１．５秒
間はＦｌ２のリセット端子に信号が人力さルゐので、　
Ｆｌ、Ｑ　定電圧回路８を動作させる。ブロック８４ｉ
ｊ、クロック停止検出回路であり、Ｊハ負荷寺により発
振、分周回路が動作しなくなり、例えはＩＯ２４Ｈｚ　
　の信号が出力さ７’していないことを検出するもので
ある。そして、谷点Ｓｈ、Ｓｉ。

Ｂｊ、Ｓｋ及びＢｅにおける信号の動作は、第５図タイ
ミングチャート図のよ′）に１作する。同回路出力Ｓｔ
４よ、通常時Ｌｏｗ、クロック停止時は１（土ｇｈ　　
となる。

第６図ブロック８は定電圧回路であり、その基本的な考
えとしては特願昭５４−１５６１６４ｇにＩｌｄ載さｎ
ていることに基づく、セして、ＭＱＳ・ＦＥＴ　　１１
３．１９，２９．３０　　で基準電圧源が構成烙扛、Ｍ
ＱＳ−ＥＰＫＴ２０，６１　でＭＱＳ−ＩＰＥＴ　　２
１゜２４を定電流動作させるためのバ・イアス回路全形
成している。ＭＯ８＠ＦＥ７２１〜２５，５２゜５６で
差勧増１賜回路が形成てれており、ＭＱＳ・Ｆｌ！１Ｔ
２４゜６４で増％１回路を形成している。

ＭＱＳ−ＦＥＴ２５は１４圧コントロール用のＴＲであ
り、セルフ帰還がかかるよりＶこデブレンションモード
Ｐ＠ＭＯ８−ＰＥＴ全ワースフォローで使用している。

抵抗８３〜８７は、出力電圧１１ｆｉ設定用分圧抵抗で
める。

基準電圧源は、Ｎ−ＭＱＳ　−ＦＥＴ２９のｔｊａｔｅ
部Ｐｏ１ｙ−８ｉ　　にＰの不純物勿ドープすることに
より、Ｎの不純物かドープさｎてい／ｂＮ６ＭＱ８＊Ｆ
’ＥＴ３０との間のＧａｔｅ電悼のＰ、Ｎという極性の
違いによる仕事関数の差に起因する、それぞれのトラン
ジスターのスレッショルド電圧Ｖ　Ｔ　Ｈの差金利用し
て作らｎ、　　Ｆ’ＫＴ　　１９のドレインとＶＤＤ　
　の間にはＦｌ！：’１’２９）ｖＴＨと同３０ｆ／）
ＶＴＨの差の電圧、約１ｖが現わｎる。

ここで、基準′電圧・・・Ｖ８Ｔ、抵抗８３〜８７によ
る抵抗分圧比・・・Ａ、定電圧回蹟出力砥圧・・・ｖｓ
Ｓｌとすると、 ＶＦＳＴ　＝　ＡＸＶ８８１ となって、均衡がとｒＬるように帰還がかかり、コント
ロールＦＩＴ　２５のゲートバイアスが自動設足さｎる
。ＶＢＴｆ、（Ｉ　Ｖ　、　ＶＳｅ２　ｆ降圧回路出力
′駐圧と寺しい１．５ｖとすると、 Ａ　＝　１　／　１．５　　　となる。

なお、本実施例でンよ、クロック停止検出回路８４がク
ロック停止と判定している間ｒユ、スイッチングゲート
４７が４通して抵抗分圧比Ａが下がッテ、１／１．７　
　＋ｃなり、ＶＦ３Ｂｇが通常′１圧より若干高Ｉめの
１．７ｖ位になって、水晶発振回路の自起１性が良くな
るように工夫しである。

史には、ム負荷時には電池゛上圧が低下するために、液
晶表ｙｒ＜ＪＡ子の駆動実効′４圧が下がって峨晶が見
えにくくなめため、累負萄時の建螺圧回路出力を意図的
ｉＣ１，７￥等の高めに設電して、敢晶駆＠夷幼電圧ケ
上けて見え易くすることができゐ。

ただｔ／、コントラストレＣは変化がなく、直流成分も
若干残るが、実用上問題ない範囲である。

以上詳述Ｌ７を如く、本発明によ几ば、ランプ。

アラーム等の重負荷時に電池電圧が大：陽に変動しても
、時計用１ｇｌ路には安定し定電圧全供給でき、しかも
橿常時には高い降圧効率が得られるため、電池寿命が長
く、誤動作の起らない時計システムが実現できる。

な２実施例では、リチウム電池を用いて説明したが、本
発明は、リチウム電池を使用した１子時計に限定さｎる
ものではなく、此奴的商い１圧をイする他の４池を用い
た゛電子時？ｆｆにも、本発明が適用ｏＴ能である。

【図面の簡単な説明】

第１図は、本発明から成る″１１子時計の構成を示した
ブロックダイヤグラム図。 ・窮２図は、第１図ブロックダイヤグラムの９ち、主要
電源ＩＡ係の祇圧波形？表わし７た図。 第６図は、本発明による実施例の、篭ｍｕ路関係の回路
図。 第４図は、！４３図回Ｍ図の主要各部のタイミングチヤ
ード図。 第５図は、タロツク停止検出回路８４の主要各部タイミ
ングチャート図。 １・・・水畠発振器　　　　２・・・分周回路５・・・
カウンター ４・・・テコ−グー。駆動回路 ５・・・表示素子　　　　　６・・・制御回路７・・・
重負荷回路　　　　８・・・定電圧回路？・・・′Ｉｋ
諒制御回路　　１０・・・降圧回路８２・・・タイマー
回路 ８４・・・クロック停止検出回路 以　　　上

Claims (1)

【特許請求の範囲】
1. 電源電池１１と、クロック信号の制御によりコンデンサ
   を直・並列に切換えて前記電源電池１１の電池電圧を降
   圧する降圧回路１０と、前記クロック信号を形成する時
   間標準源１、分周回路２等から成り該降圧回路１０の降
   圧電圧を受ける電子回路と、前記電源電池１１から電圧
   供給を受けるブザー、ランプ等の重負荷回路７とを備え
   る電子時計において、前記重負荷回路７の駆動信号を受
   けて前記電池電圧より定電圧を形成する定電圧回路８と
   、前記駆動信号を一定機関遅延した切換信号を出力する
   遅延回路８３と、前記駆動信号を受けて前記降圧回路１
   ０へ入力される前記クロック信号を禁止して前記コンデ
   ンサを並列接続に固定する第１のゲート回路６７、６８
   及び前記切換信号を受けて前記定電圧を前記電子回路に
   供給する第２のゲート回路４８、７２を含む電源制御回
   路９とを具備することを特徴とする電子時計。