JPH0676592A - イネーブル回路 - Google Patents

イネーブル回路

Info

Publication number
JPH0676592A
JPH0676592A JP4226099A JP22609992A JPH0676592A JP H0676592 A JPH0676592 A JP H0676592A JP 4226099 A JP4226099 A JP 4226099A JP 22609992 A JP22609992 A JP 22609992A JP H0676592 A JPH0676592 A JP H0676592A
Authority
JP
Japan
Prior art keywords
output
enable signal
shl
terminal
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4226099A
Other languages
English (en)
Other versions
JP3101091B2 (ja
Inventor
Tadahiro Nakamura
渡弘 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04226099A priority Critical patent/JP3101091B2/ja
Publication of JPH0676592A publication Critical patent/JPH0676592A/ja
Application granted granted Critical
Publication of JP3101091B2 publication Critical patent/JP3101091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【構成】 シフト方向切り換え信号により入出力が切り
換わるイネーブル回路に於いて、Dフリップフロップ1
1,12の出力を直接イネーブル信号出力バッファ1
3,14に入力すると共に、シフト方向切り換え信号S
HL,バーSHLにより上記Dフリップフロップ11,
12の制御を行う構成とする。 【効果】 イネーブル信号出力遅延時間を小さくするこ
とができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶ドライバIC等に用
いられるイネーブル回路に関するものである。
【0002】
【従来の技術】図2は液晶表示システムのブロック図で
ある。21は液晶表示パネルであり、221,222
…,22nは液晶ドライバIC、23はコントローラで
ある。コントローラ23より出力された表示データは液
晶ドライバIC221,222,…,22nに順次取り込
まれ、すべての表示データが液晶ドライバIC221
222,…,22nに取り込まれた後に、該データに基づ
く表示信号が液晶表示パネル21に並列出力される。
【0003】任意の液晶ドライバICに、前段の液晶ド
ライバICより出力されたイネーブル信号が入力される
と、該液晶ドライバICは、データの取り込みを開始す
る。また、それと同時に、データの取り込み毎にカウン
トアップする内蔵カウンタのカウント動作を開始させ
る。所定個数の表示データの取り込みが完了し、上記内
蔵カウンタのカウント値が所定値になった時点で、次段
の液晶ドライバICにイネーブル信号が出力される。そ
して、次段の液晶ドライバICは、上記イネーブル信号
の入力に基づいて、データの取り込みを開始すると共
に、内蔵カウンタの動作を開始させる。
【0004】イネーブル回路は、シフト方向切り換え信
号により入出力が切り換わり、これにより、右シフト及
び左シフトの両方向に対応できる構成となっている。
【0005】図3に従来のイネーブル回路の構成を示
す。
【0006】図に於いて、31は、上記内蔵カウンタの
カウント値が所定値になった時点で出力されるイネーブ
ル原信号Dを受け、クロックCKに同期してセットされ
るDフリップフロップであり、該Dフリップフロップ3
1のセットに基づき、右シフト(バーSHL=1)及び
左シフト(SHL=1)の何れであるかに応じて、イネ
ーブル信号が端子32または端子33より出力される。
他方の端子は、シフト方向切り換え信号によりハイイン
ピーダンス状態になっており、隣接ドライバICよりの
イネーブル信号入力端子として機能する。すなわち、該
端子への、隣接ドライバICよりのイネーブル信号入力
に基づき、表示データの取り込みが開始されると同時
に、内蔵カウンタのカウント動作が開始される。
【0007】図4に端子接続状態図を示す。
【0008】尚、右シフトの場合、初段ドライバIC2
1へのイネーブル信号入力はコントローラより行わ
れ、同様に、左シフトの場合も、初段ドライバIC22
nへのイネーブル信号入力はコントローラより行なわれ
る。
【0009】以上のように、従来は、図3に示すよう
に、Dフリップフロップ31の出力をシフト方向切り換
え回路を通し、イネーブル信号出力バッファに入力して
いた。
【0010】
【発明が解決しようとする課題】従来の技術では、Dフ
リップフロップの出力をバッファを通した後、シフト方
向切り換え回路に通し、イネーブル信号出力バッファに
入力していたため、クロックと同期させたDフリップフ
ロップの出力がゲートを通る毎に遅れ、イネーブル信号
出力バッファを駆動する際には、バッファとシフト方向
切り換え回路のゲート遅延分、信号が遅れるため、イネ
ーブル信号出力遅延時間が大きくなる。特に、低電圧で
動作させる場合には、1ゲート当りの遅延時間が大きく
なるため、液晶ドライバIC等を高速で動作させる場合
には、イネーブル信号出力遅延時間が大きくなると、イ
ネーブルチェーンができなくなるため、事実上LSIの
動作の限界となる。
【0011】本発明は上記従来の問題点を解決するもの
である。
【0012】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、イネーブル回路において、Dフリップフ
ロップにシフト方向切り換え機能を持たせ、シフト方向
切り換え信号によりDフリップフロップの制御を行うと
共に、Dフリップフロップの出力を直接イネーブル信号
出力バッファに入力する構成としたものである。
【0013】
【作用】上記本発明の構成により、イネーブル信号出力
バッファを駆動する信号にクロックに同期した信号を使
うことができ、出力遅延時間を小さくすることができ
る。
【0014】
【実施例】以下、実施例に基づいて本発明を詳細に説明
する。
【0015】図1は本発明の一実施例の回路構成図であ
る。
【0016】シフト方向切り換え回路を有するDフリッ
プフロップ11,12の出力が、直接イネーブル信号出
力バッファ13,14に入力されている。
【0017】右シフトの場合(バーSHL=1)は端子
15よりイネーブル信号が出力される。また、バーSH
L=1(SHL=0)であることにより、端子16はハ
イインピーダンス状態となり、入力端子として機能す
る。一方、左シフトの場合(SHL=1)は端子16よ
りイネーブル信号が出力される。また、SHL=1(バ
ーSHL=0)であることにより、端子15はハイイン
ピーダンス状態となり、入力端子として機能する。
【0018】内蔵カウンタのカウント値が所定値になっ
たことに基づいて出力されるイネーブル原信号Dは、ク
ロックCKの立ち下がりに同期して、ナンドゲート17
(DフリップフロップのQ出力に相当)から出力され
る。該信号が、シフト方向切り換え機能を有するナンド
ゲート18及びインバータ19に入力され、その出力が
イネーブル信号出力バッファ13,14に入力される。
ここで、上記ナンドゲート18及びインバータ19は、
Dフリップフロップ11,12のバーQ出力に相当する
ので、Dフリップフロップ11,12の出力が直接出力
バッファ13,14に入力されていることになり、イネ
ーブル信号出力バッファを駆動する信号をクロックCK
に同期した信号とすることができるので、クロックに対
するイネーブル信号出力遅延時間が小さくなる。
【0019】また、シフト方向切り換え信号SHL(バ
ーSHL)が“L”レベルの場合、Dフリップフロップ
のQ出力に相当するナンドゲート17の出力が“H”、
したがって、インバータ19の出力が“L”となり、ま
た、ナンドゲート18の出力が“H”となるため、出力
バッファ14(13)のトランジスタが共にオフ状態と
なり、端子16(15)はハイインピーダンス状態とな
って、入力端子となる。また、Dフリップフロップ1
1,12のクロックもナンドゲート20により固定され
るため、Dフリップフロップ自身を止めることができ
る。
【0020】
【発明の効果】以上詳細に説明したように、本発明によ
れば、イネーブル信号出力遅延時間を小さくすることが
でき、高速動作を必要とするドライバ用LSIや、低電
圧動作を必要とするドライバ用LSIにおいて、イネー
ブルチェーンが可能となり、実用的に非常に有用であ
る。
【図面の簡単な説明】
【図1】本発明の一実施例のイネーブル回路の回路構成
図である。
【図2】液晶表示システムのブロック図である。
【図3】従来のイネーブル回路の回路構成図である。
【図4】液晶ドライバICの端子接続状態図である。
【符号の説明】
11,12 Dフリップフロップ 13,14 イネーブル信号出力バッファ 15,16 端子 17,18 ナンドゲート 19 インバータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 シフト方向切り換え信号により入出力が
    切り換わるイネーブル回路に於いて、Dフリップフロッ
    プの出力を直接出力バッファに入力すると共に、上記シ
    フト方向切り換え信号により上記フリップフロップの制
    御を行う構成とすることにより、イネーブル出力信号の
    遅延を減少させたことを特徴とするイネーブル回路。
JP04226099A 1992-08-25 1992-08-25 イネーブル回路 Expired - Fee Related JP3101091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04226099A JP3101091B2 (ja) 1992-08-25 1992-08-25 イネーブル回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04226099A JP3101091B2 (ja) 1992-08-25 1992-08-25 イネーブル回路

Publications (2)

Publication Number Publication Date
JPH0676592A true JPH0676592A (ja) 1994-03-18
JP3101091B2 JP3101091B2 (ja) 2000-10-23

Family

ID=16839816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04226099A Expired - Fee Related JP3101091B2 (ja) 1992-08-25 1992-08-25 イネーブル回路

Country Status (1)

Country Link
JP (1) JP3101091B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285216B1 (en) * 1998-12-17 2001-09-04 United Microelectronics Corporation High speed output enable path and method for an integrated circuit device
JP2008083303A (ja) * 2006-09-27 2008-04-10 Matsushita Electric Ind Co Ltd パネル表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285216B1 (en) * 1998-12-17 2001-09-04 United Microelectronics Corporation High speed output enable path and method for an integrated circuit device
JP2008083303A (ja) * 2006-09-27 2008-04-10 Matsushita Electric Ind Co Ltd パネル表示装置

Also Published As

Publication number Publication date
JP3101091B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
US7289097B2 (en) Scanning direction control circuit and display device
US7274351B2 (en) Driver circuit and shift register of display device and display device
JPH0980382A (ja) Lcd駆動回路
US9881542B2 (en) Gate driver on array (GOA) circuit cell, driver circuit and display panel
US20050175138A1 (en) Shift register and display device
JP3779687B2 (ja) 表示装置駆動回路
US20070236270A1 (en) Clock-pulse generator and shift register using the same
JP2004004556A (ja) 薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法
JP3958271B2 (ja) レベルシフタ及びそれを用いた表示装置
JP3144374B2 (ja) 信号変化加速バス駆動回路
JPH02273787A (ja) 表示装置の駆動回路
JPH08137430A (ja) 半導体集積回路
JP2003223147A (ja) 集積回路、液晶表示装置、及び信号伝送システム
JPH06197006A (ja) 同期式論理回路
JPH0676592A (ja) イネーブル回路
JPH1062746A (ja) 液晶駆動方法および液晶駆動回路
JP2684806B2 (ja) 集積回路
JPH09160526A (ja) マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置
JP3566620B2 (ja) 液晶表示駆動回路
JPH08110766A (ja) 駆動装置
JPH05281928A (ja) 表示駆動装置
JP2586377B2 (ja) 液晶表示パネル駆動回路
JPH08262402A (ja) 液晶表示駆動装置
JP2741194B2 (ja) 液晶駆動回路
JP2003067324A (ja) インタフェース回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees