JPH0226234B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は文字パターンを示すデータを作成する
文字パターン作成装置、特に文字発生器から発生
される通路のサイズの文字パターンからスーパー
スクリプトあるいはサブスクリプト用の文字パタ
ンを自由に作成することができる文字パターン作
成装置に関するものである。

〔技術の背景〕

科学関係の論文を記述する場合に、数学上の表
現や化学式が使用されるが、このような場合には
スーパースクリプトあるいはサブスクリプトを使
用することが必要となる。例えば計算式、論理
式、あるいは化学式などにおいて、A^2Nであると
かH₂Oの如きものが使用される。前者の2Nを一
般にスーパースクリプト（フリ仮名も含まれる）
と称し、後者の２をサブスクリプトと称してい
る。そして、そのような論文あるいは技術文を印
刷したり、あるいは表示装置などに表示する場合
に、スーパースクリプトである前記の2Nや、あ
るいはサブスクリプトである前記の２は、本体文
字（レギユラー文字）よりも小さいので、これを
どのように用意して印字するなり表示するかが問
題となる。

従来、このようなスーパースクリプト文字やサ
ブスクリプト文字を印字するあるいは表示する場
合は、通常のサイズの文字パターンの外にこのよ
うな縮小文字パターンの字体を別々に用意してお
き、使用する必要が生じた場合に、適宜、それを
取り出して使用していた。

第１図は、従来において一般に行なわれていた
スーパー／サブスクリプト文字の発生方式の一例
を示す。すなわち、種々の文字の文字フオント
（異なる大きさの文字，数字パターン）を別々の
ROM（リードオンリーメモリ）、例えば第1ROM
〜第5ROM内にあらかじめ記憶しておき、必要
に応じて、選択し取出していた。すなわち、第１
図において、例えば印字あるいは表示すべき文章
の本体文字（ギユラー文字）は第3ROMに格納
し、スーパースクリプト文字は第1ROMに格納
し、サブスクリプト文字は第2ROMに格納し、
本体文字の縮小文字は第4ROMに、その拡大文
字は第5ROMに格納するというように、それぞ
れ別個に各ROM内に予め記憶させておく。そし
てチツプ選択制御装置１からの指令信号によつ
て、必要に応じて必要なフオントの文字が入つて
いる特定のROMを選択してその中に記憶されて
いる文字を取出し、ラインバツフア装置２に転送
し、そこに一時的に格納しておき、別の指令信号
によりラインバツフア装置２から読出して印字あ
るいは表示していた。

前記ラインバツフア２内に記憶された文字は、
本体文字ならば上下の若干の余白を残して、その
中央部を占め、スーパースクリプト文字SSであ
れば図示のように中央から上に、そしてサブスク
リプト文字Sbであれば中央から下にかけての位
置に記憶しておいて取出すようにしていた。

〔従来技術と問題点〕 しかしながら、上記した如き従来のスーパー／
サブスクリプト文字発生方式においては、異なる
種類の寸法の文字群を多数のROMに別個に記憶
しておかなければならないため比較的高価な多数
のROMが必要となり、装置全体として大型で高
価なものにならざるを得なかつた。

〔発明の目的〕

本発明は上記の問題に鑑みこれを解決するもの
で、本発明は多数の比較的高価なROMを用いず
に、ROMとしては通常のレギユラーサイズの文
字パタンを格納した１種類のみを用意して、この
通常の文字パタンから一定のアルゴリズム（論理
回路など）を用いてレギユラーサイズの文字パタ
ンから、その縮小文字を作成して、これをスーパ
ー／サブスクリプト文字、サブスクリプト文字と
して印字または表示するようにした低価な文字パ
ターン作成装置を提供することを目的としてい
る。

〔発明の構成〕

前記目的を達成するため、本発明における文字
パターン作成装置は、アドレス信号を発生するア
ドレス装置と、該アドレス装置により指定された
アドレス信号に従つて、各一文字のＭ列×Ｎ行の
ドツトマトリクス文字パターンを発生する文字パ
ターン発生器を有する文字パターン作成装置にお
いて、前記文字パターン発生器に格納された各文
字パターンは、前記Ｍが奇数であり、かつ文字の
列方向にはドツトが連続しない擬似倍密度パター
ンよりなるレギユーラ文字パターンであり、前記
文字発生器から発生されたＭ列×Ｎ行のドツトマ
トリクスの文字パターンを、一文字分Ｍ列×Ｎ行
のドツトマトリクスの状態で格納する第１レジス
タと、列方向に圧縮されたｍ列×Ｎ行（但しｍ＜
Ｍ）のドツトマトリクスの文字パターンを格納す
る第２のレジスタと、前記第１のレジスタに格納
された文字パターンを文字パターンの列方向に縮
小して前記第２のレジスタに格納する列方向縮小
手段と、第２のレジスタに格納された文字パター
ンの行方向のパターンを１行おきに取り出したス
クリプト文字パターンを格納する第３のレジスタ
を備え、前記列方向縮小手段は、前記第１レジス
タの列方向の少なくとも中央における列を挟んだ
二つの列のビツト位置の情報の論理積演算を行う
論理積手段と、前記第１のレジスタの列方向の中
央における列を除く各列の隣接した列毎にビツト
位置の情報の論理和演算を行う複数個の第１の論
理和手段と、前記論理積手段の出力と前記中央の
列のビツト位置の情報との論理和演算を行う第２
論理和手段と、 を具備することを特徴とする。

〔発明の実施例〕

次に本発明の実施例について添付図面を参照し
て説明する。

第２図は本発明によるスーパー／サブスクリプ
ト文字作成装置の第１の実施例の構成を示し、第
３図は本発明によるスーパー／サブスクリプト文
字作成装置の第２の実施例の構成を示す。

第２図において、１０はアドレス装置であつて
例えばJIS規格に基づいて発生しようとする文字
（１文字分）の各アドレスを指定するもの、１１
は文字発生器（キヤラクタジエネレータ）であつ
て前記アドレス装置からのアドレスで指定された
番地から情報を取出して一文字の文字（数字，記
号をも含む）を発生するものであり例えばROM
により構成されている。なお、第２図、第３図よ
り明らかな如く、この出力文字は、横方向（列方
向）に文字パターンのドツトが連続しないように
デザインされた擬似倍密度パターンである。１２
は第１のレジスタであつて、文字発生器から発生
された一文字分を一時的に記憶しておくものであ
る。なお、同図中に示した特定のアドレス内にあ
る情報に対応する情報がそれぞれ記憶されている
第１レジスタ１２の各記憶セルP₁₁、P₁₂、P₁₃…
P_1n（第図の実施例ではｍ＝13）、P₂₁、P₂₂、P₂₃…
P_2n…，P_o1、P_o2、P_o3…P_on（同実施例ではｎ＝
19）は、各フリツプフロツプのようなもので構成
され、記憶された情報は直ちに読出せるものと考
えてよい。

G₁、G₂、G₃はオアゲート、G₄はアンドゲー
ト、G₅、G₆、G₇、G₈はオアゲート、１３は第２
のレジスタであつて該レジスタの各ビツトが記憶
される各記憶セルP₁₁、P₁₂、P₁₃…の構造は第１
のレジスタのものと同類のものであり、１４は第
３のレジスタであつて、利用されるべき最終のス
ーパーおよびサブスクリプトが入れられるものを
示す。

各ゲートG₁〜G₈は第１のレジスタ１２の各列
から図示の如き論理で接続され、各ゲートG₁〜
G₈の出力は第２のレジスタ１３の対応した列に
接続されている。そして第１のレジスタ１２の中
央部を除いて隣接したビツト位置はオアケートで
結ばれ（例えばP₁₁，P₁₂はオアゲートG₁の入力
となつている）、中央ビツト位置を挾む両側ビツ
ト位置のみがアンドゲートG₄の入力となつてい
る。第２レジスタ１３の行方向のビツト位置から
は１ビツトおきに出力が引出され、第３のレジス
タ１４の各行ビツト位置に順次接続されている。

このように構成された本発明の装置の動作を次
に説明する。

まず、アドレス装置１０で順次指定されたアド
レスにしたがつて、文字発生器１１から発生され
た一文字分の各ビツト位置に対応する文字情報、
例えばこの場合アルフアベツトの「Ａ」の情報を
第１のレジスタ１２に入力する。そして隣接した
各列のビツト位置から各ゲームG₁，G₂…₈を介し
て第２図に示される状態で論理和または論理積を
とつてその各出力を第２のレジスタ１３の各列の
隣接ビツト位置に移し、そこに格納する。なお、
第１図から分るように、第２のレジスタ１３の行
の数は、第１のレジスタ１２の行の数と同じであ
る（この場合19行）が、第２のレジスタ１３の列
の数は７列であり、第１のレジスタ１２の13列と
異なり、ほぼ半分になつている。

したがつて、第１のレジスタ１２内に格納され
た文字「Ａ」は、第２のレジスタ１３では長さは
同じであるが、幅の圧縮された文字となる。次に
第３のレジスタ１４は、列の数は７列であり第２
のレジスタ１３と同じであるが、その行の数は、
図示のようにこの実施例では10行となつており第
２のレジスタ１３の19行とは異り、ほぼ半分にな
つている。したがつて第２のレジスタ１３から１
ビツトおきの位置から出力され、最終的に第３の
レジスタ１４に入れられた情報はレギユラー文字
にほぼ1/4の10×７のドツトマトリツクスに縮小
され、対応する文字「Ａ」を発生することができ
る。

したがつて、第３のレジスタ１４に一時的に格
納された縮小された文字を、第１図に示すライン
バツフア装置２のようなバツフアに移し変える際
に、当業者周知の手段によつて、第１図の説明で
行なつたように、バツフア装置２の中央から上の
部分に置けばスーパースクリプト文字と認識され
て取出され、中央から下の部分に置けばタブスク
リプト文字と認識されて取出され、印字され表示
がなされうる。

なお、第２図の実施例において、第１のレジス
タ１２と第２のレジスタ１３の列の数を13列およ
び７列の場合で説明したが、前者の列を一般にＭ
列、後者の列をｍ列（一般にＭ＞ｍ）とすれば、
両者の関係が成立する条件はｍ＝（Ｍ＋１）／２、
Ｍ＝4l―１（ｌは正の整数）であり、例えばパイ
カ型の活字のときに特に有効である。

第３図は本発明の別の実施例を示し、（前記Ｍ
列とｍ列の圧縮が成立する条件を、ｍ＝（Ｍ＋
３）／２、Ｍ＝4l―１にした場合であり、（但し
Ｍ＞ｍ）、G′₁、G′₃、G′₄、G′₆、G′₇、G′₉、G′_1
0は
オアゲート、G′₂、G′₅、G′₈はアンドゲートで構
成している。第３図の動作は第２図と類似してい
るので、簡単に説明する。文字発生器１１から出
力された文字パタン（第３図の例では「Ａ」）は
第１のレジスタ１２にセツトされる。このとき第
１のレジスタ１２における隣接したビツトP′₁₁、
P′₁₂はオア・ゲートG′₁により論理和が出力され
て第２のレジスタ１３のビツトP′₁₁としてセツト
され、第１のレジスタ１２のビツトP′₁₂とP′₁₄が
アンド・ゲートG′₂により論理積が出力されてオ
ア・ゲートG′₃を経由して第２のレジスタ１３の
ビツトP′₁₂としてセツトされる。以下同様にして
第１のレジスタ１２の各ビツトはオ・ゲートG′₁、
G′₃、G′₄、G′₆、G′₇、G′₉I、G′₁₀およびアンド・
ゲートG′₂、G′₅、G′₈により定められる論理によ
り第２のレジスタ１３にセツトされる。この結
果、第１のレジスタ１２にセツトされた図示の文
字パタンは第２のレジスタ１３に図示の状態でセ
ツトされることになる。そしてこの第２のレジス
タ１３から１ビツトおきに第３のレジスタ１４に
出力すれば、第３のレジスタ１４には第１のレジ
スタ１２にセツトされた文字パタンの略1/4に縮
小された文字パタンが得られる。この第３図の実
施例では例えばエリート型の活字に対して特に有
効である。

なお、第２図においてはアンドゲートG₄が、
第３図においては、アンドゲートG′₅が特許請求
の範囲に記載された論理積手段に対応する。ま
た、第２図においてはオアゲートG₃、G₆が、第
３図においてはオアゲートG′₄、G′₇が特許請求の
範囲に記載された第１の論理和手段に対応する。
そして第２図においてはオアゲートG₅が、第３
図においてはオアゲートG′₆が特許請求の範囲に
記載された第２の論理和手段に対応する。

本発明により縮小した文字パタンの例を第４図
に示す。第４図では原文字パタンは13×13のサイ
ズの記号（上下に３ドツトずつの空白部がありこ
れが第４図イでは省略されている）であり、対称
形のパタンである。これを第２図に示す実施例に
より第４図ロ，ハの如く縮小することができ、こ
れをスーパースクリプトまたはサブスクリプトと
して使用する。

〔発明の効果〕

以上述べたように、本発明においては高価な
ROMを多数設けずに、比較的低価な第１，第
２，第３のレジスタおよび複数の論理和回路を含
む、構成の簡単な縮小手段により設定された縮小
アルゴリズムにしたがつてすべてのレギユラー文
字（本体文字）からスーパースクリプト文字，あ
るいはサブスクリプト文字が高速に発生できるの
で著しく装置のコストダウンが計れる。

ところでスーパースクリプトやサブスクリプト
にも使用されるアルフアベツトや数字のパターン
としては、漢字に比較して密度が粗くとも、文字
を十分認識できる。一方、ドツトプリンタの印字
素子は繰り返し周波数に限界があり、連続してド
ツトを形成するとヘツドの移動は遅くなければな
らない。それ故、列方向にはドツトが連続しない
擬似倍密度パターンを用いて、印字速度を低下す
るのを防止することができる。このような擬似倍
密度パターンは列方方向に連続するドツトがない
ので、列方向の縮小は単に隣接する列間の論理和
をとればよい筈であるが、縮小する数が、実施例
のように13→７のような場合、単純なオア論理処
理では対処しきれないことがある。本発明は、こ
のような奇数のものを対象とするときのものであ
り、文字特にアルフアベツト文字は左右対象であ
ることが多いという点にも注目し、少なくとも中
央における列を挟んだ２つの列のビツト位置の情
報の論理積演算を行う論理積手段を設け、これと
中央列のビツト位置の情報との論理和演算を行う
論理和手段を設けて、数合わせと縮小されたスク
リプト文字の忠実性をはかることができる。

又マイクロプロセツサ等で制御する場合、当業
者周知の如く第１，第２，第３のレジスタ及び複
数の論理回路はメモリ及び、制御プログラムで構
成できる。

【図面の簡単な説明】

第１図は従来技術によるスーパー・サブスクリ
プト文字発生方式、第２図は本発明によるスーパ
ー・サブスクリプト文字作成装置の第１の実施
例、および第３図は本発明によるスーパー／サブ
スクリプト文字作成装置の第２の実施例、第４図
は文字パタンの他の例である。 図中、１０はアドレス装置、１１は文字発生
器、１２は第１のレジスタ、１３は第３のレジス
タ、１４は第３のレジスタを示す。

Claims (1)

1. 【特許請求の範囲】 １ アドレス信号を発生するアドレス装置と、 該アドレス装置により指定されたアドレス信号
   に従つて、各一文字分のＭ列×Ｎ行のドツトマト
   リクス文字パターン発生する文字パターン発生器
   を有する文字パターン作成装置において、 前記文字パターン発生器に格納された各文字パ
   ターンは、前記Ｍが奇数であり、かつ文字の列方
   向にはドツトが連続しない擬似倍密度パターンよ
   りなるレギユラー文字パターンであり、前記文字
   発生器から発生されたＭ列×Ｎ行のドツトマトリ
   クスの文字パターンを、一文字分Ｍ列×Ｎ行のド
   ツトマトリクスの状態で格納する第１のレジスタ
   と、 列方向に圧縮されたｍ列×Ｎ行（但しｍ＜Ｍ）
   のドツトマトリクスの文字パターンを格納する第
   ２のレジスタと、 前記第１のレジスタに格納された文字パターン
   を文字パターンの列方向に縮小して前記第２のレ
   ジスタに格納する列方向縮小手段と、 第２のレジスタに格納された文字パターンの行
   方向のパターンを１行おきに取り出したスクリプ
   ト文字パターンを格納する第３のレジスタを備
   え、 前記列方向縮小手段は、 前記第１レジスタの列方向の少なくとも中央に
   おける列を挟んだ二つの列のビツト位置の情報の
   論理積演算を行う論理積手段と、 前記第１のレジスタの列方向の中央における列
   を除く各列の隣接した列毎にビツト位置の情報の
   論理和演算を行う複数個の第１の論理和手段と、 前記論理積手段の出力と前記中央の列のビツト
   位置の情報との論理和演算を行う第２の論理和手
   段と、 を具備することを特徴とする文字パターン作成装
   置。