JPH0328889A - 文字形態変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、明朝体文字とゴシック体文字間で文字形態の
変換を行う文字形態変換装置に関する。

〔従来技術とその問題点〕

ワードプロセッサや各種プリンタ等で特に漢字を表示あ
るいは印字する場合、清朝体（かい書体）、栄朝体等の
文字形態も使用されるが明朝体又はゴシック体の文字形
態により行われることが一般的である。従来、上記文字
形態により印字を行う場合には明朝体用のフォント（キ
ャラクタジェネレータ）とゴシック体用のフォントを使
い分け、対応するフォントから漢字のパターンを読出し
て使用している． しかしながら、上記のように２種類の文字形態のフォン
トを内蔵することはキャラクタジェネレー夕のメモリ容
量を大きくし、コストアップの原因にもなる。また、コ
ンピュータによるプログラム処理によって明朝体からゴ
シック体への変換装Ｉの考案もされているが、特殊な演
算アルゴリズムが必要であり、処理に長時間を要する問
題がある． （発明の目的〕 本発明は上記従来の欠点に鑑み、単一の文字形態のフォ
ントを使用し、しかも簡単なハード回路によってリアル
タイムで文字形態を変換することを可能とした文字形態
変換装置を提供することを目的とする． 〔発明の要点〕 上記目的は本発明によれば、明朝体の文字を構成する横
又は縦のラインの端部装飾部の所定ドットを選択する選
択手段と、該選択手段によって選択された装飾部の横又
は縦の一ラインを少なくとも残して他のドットを削除す
る削除手段とを有することを特徴とする文字形態変換装
置を提供することにより達威される。

〔発明の実施例〕

以下本発明の一実施例について図面を参照しながら詳述
する。

第２図は本実施例の文字形態変換装置を含むプリンタ全
体のシステム構成図である。

同図において、インターフエイスコントローラ１は文字
コード等を文字パターンデータに変換しフレームメモリ
２に記憶するものであり、フレームメモリ２の他にＣＰ
Ｕ　（中央処理部）３、ホストインターフェイス（以下
ホストＩ／Ｆで示す）４、システムＲＯＭ（以下ＳＲＯ
Ｍで示す）５、システムＲＡＭ　（以下ＳＲＡＭで示す
）６、受信バッファ７、フォント変換制御部８、明朝体
フオントＣＧ９、プリンタインターフヱイス（以下プリ
ンタＩ／Ｆで示す）１０で構威されている。本実施例の
文字形態変換装置は上記フォント変換制御部８に含まれ
ている。

また、ホストコンピュータ１２は文字コードや印字制御
データをインターフェイスコントローラ１へ出力する外
部装置である。

ＣＰＵ３は、ＳＲＯＭ５及びＳＲＡＭ６内に格納されて
いるプログラムから出力されるデータにしたがって各部
の制御を行う。例えばホスト■／Ｆ４を介して入力する
上記のホストコンピュータ１２からの文字コードや印字
制御データを受信パッファ７に一旦記憶させる等の制御
を行う。

明朝体フォン｝ＣＧ９は文字コードに対応する明朝体文
字のパターンデータを記憶し、受信バッファ７に記憶さ
れた文字コードがＣＰＵ３の制御により明朝体フォント
ＣＧ９へ読み出されると対応する明朝体文字のパターン
データをフレームメモリ２又はフォント変換制御部８へ
出力する回路である．尚、明朝体フォントＣＧ９内の各
文字パターンは３２Ｘ３２ビット構成のフォントデータ
より或る。フォント変換制御部８は詳しく後述するよう
に入力する明朝体文字のパターンデータをゴシック体文
字のパターンデータに変換する回路であり、ゴシノク体
に変換された、パターンデータをフレームメモリ２へ出
力する。フレームメモリ２はフォント変換制御部８又は
明朝体フォントＣＧ９から読み出されるパターンデータ
を用紙に対応して１頁分記憶するメモリである。印字部
ｌ１は用紙へ上述のパターンデータを印字するための印
字機構及び印字回路で構威され、上述のパターンデータ
に従って用紙に印字を行う．第１図は上記フォント変換
制御部８の具体的な回路ブロック図である。フォント変
換制御部８はラッチ回路（以下簡単にラッチで示す）１
３ａ〜１３ｃ、シフトレジスタ１　４　ａ−１　４　ｃ
、テーブルＲＯＭ１５、シフトレジスタｌ６、１文字用
ＲＡＭ　１　７、アドレスカウンタｌ８、制御回路ｌ９
で構成されてい．る。

ラッチ１３ａ〜１３ｃは同一構戒の３２ビットのパラレ
ルインーパラレルアウトのレジスタで構成され、ラッチ
１３ａには上述の明朝体フォントＣＧ９から読出される
フォントデータが制ＩＢ回路１９から出力されるクロッ
ク（ＣＫ）信号に同期して入力する。また、ラッチ１３
ｂ，１３ｃには各々ラッチ１３ａ，１３ｂに入力した３
２ビットのデータがクロック信号に同期して入力する。

ラッチ１　３　ａ−１　３　ｃは初期時制御回路１９か
ら出力される不図示のリセット信号により全てのデータ
が“０″にクリアされている。

シフトレジスタ１４ａ〜１４ｃは同一構成のパラレルイ
ン（但し入力ＰＩから入力するデータのみ）一パラレル
アウトのレジスタで構威され、シフトレジスタ１４ａの
入力Ｐ］にはラッチ１３ａから出力される３２ビットの
フォントデータが入力し、入力ＳＩには１文字用ＲＡＭ
１７から出力されるデータが入力する。シフトレジスタ
１４ｂには入力ＰＩにラッチ１３ｂから３２ビットのフ
ォントデータが人力し、入力Ｓｔにシフトレジスタ１４
ａを介して工文字用ＲＡＭ１７から出力される３２ビッ
トのデータが入力する。さらに、シフトレジスタ１４ｃ
には人力Ｐｌにラッチ１３ｃから３２ビットのフォント
データが人力し、入力Ｓｒにシフトレジスタ１４ａ，１
４ｂを介して１文字用ＲＡＭ１７から出力される３２ビ
ットのデータが入力する。また、各シフトレジスタ１４
ａ〜１４ｃへ入力するラッチ１３ａ〜１３ｃからのフォ
ントデータ又は１文字用ＲＡＭ１７からのデータの選択
は制御回路１９から出力されるセレクト／ロード信号（
Ｓ／Ｌ）によって行われる。また、シフトレジスタ１４
ａ〜１４ｃへの各データの入力は同じ制御回路１９から
出力されるクロック（ＣＫ）信号に同期して行われる。

また、シフトレジスタ１４ａ〜１４ｃの出力ＰＯからは
各シフトレジスタ１４ａ〜１４ｃ内に入力したデータの
中の下位３ビットのデータが出力される。

テーブルＲＯＭ１５は細線化パターンデータを有してお
り、入力する９ビット（上記各シフトレジスタ１４ａ〜
１４ｃから入力する３ビット×３）のフォントデータか
ら細線化パターン情報に従って１文字用ＲＡＭ１７又は
シフトレジスタｌ６へ細線処理したデータを出力する。

１文字用ＲＡＭ１７はデーブルＲＯＭ１５から出力され
るデータを記憶するＲＡＭであり、３２×３２ビットの
文字パターンデータを２文字分記憶できる容量（２５６
バイト）のメモリ構或である。

この２文字分のメモリは以下各々、第１，第２のｌ文字
メモリと呼ぶ。また、この１文字用ＲＡＭ１７の入力Ａ
　ｏ　”　Ａ　Ｉ＋にはアドレスカウンタ１８から９ビ
ット構或のアドレスデータが入力し、入力Ａ９には最上
位ビットのアドレスデークが入力し、入力Ａ　ｏ　＝　
Ａ　ａのアドレスデータにより１文字用ＲＡＭ１７に記
憶される各ドットデータがアクセスされ、入力Ａ９のア
ドレスデータにより上記２文字のデータの一方がアクセ
スされる。尚、上記アドレスカウンタｌ８はクロック（
ＣＬＫ）信号によって更新される。

シフトレジスタ１６はテーブルＲＯＭｌ５からシルアル
に出力されるデータを制御回路１９から出力されるクロ
ック（ＣＬＫ）信号に同期して３２ビット分入力し、そ
の後前述のフレームメモリ２へ出力する． 以上の構威において、特に明朝体フォントＣＧ９から出
力される明朝体文字のパターンデータをゴシック体文字
のパターンデータに変換する処理を説明する． 先ず、図示しないプリントスイッチの投入によりプリン
タが印字データ処理モードを実行すると、ＣＰＵ３は前
述の如く受信バッファ７に記憶した文字コードを順次読
出し、明朝体フォン｝ＣＧ９へ出力して、明朝体フォン
トＣＧ９から対応する明朝体文字のフォントデータ（文
字パターンデータ）を読出す．このフォントデータはＣ
ＰＵ３の制御によりフォント変換制御部８のラッチ１３
ａへ出力される．ラッチ１３ａ−１３ｃは制御回路１９
からの不図示のリセット信号により初期時全てのデータ
が“Ｏ”にクリアされており、ラッチ１３ａに上記フォ
ントデータの１ライン目が入力する。その後、さらに２
ライン目、３ライン目のフォントデータが入力すると、
１ライン目のフォントデータはラッチ１３ｂ→１３ｃへ
移動し、２ライン目のデータはラッチ１３ａ→１３ｂへ
移動する。１文字を構戒する明朝体の文字パターンデー
タの上から３ライン目までの全てのドットデータが上記
のラッチ１３ａ〜１３ｃへ入力すると、制御回路１９か
らロード信号が人力し、クロック信号に同期してシフト
レジスタ１４ａ〜１４ｃへ対応するラッチ１３ａ〜１３
ｃ内のデータがシフトされる．その後、シフトレジスタ
１４ａ−１４Ｃ内の下位３ビットずつデータがテーブル
ＲＯＭｌ５へ読出され、テーブルＲＯＭ１５内の細線処
理パターン情報に従って第１の細線化処理が行われる（
第３図のフローチャートのステップ（以下Ｓで示す）１
）．例えば、第４図は第３図のフローチャートに合わせ
て明朝体の特徴である横線の右端上部に形威される凸部
を細線化する例を示すものである。

第５図（ａ）〜（のはテーブルＲＯＭ１５内の細線処理
パターンの例を示す図であり、同図（ａ）〜（のの例の
場合には９ビットの真中の印字データを削除し、テーブ
ルＲＯＭｌ５へ読出されたデータが上記例以外のパター
ンの場合には真中のドットは残す処理を行う。従って、
第４図（ａ）の例の場合には細線化処理（Ｓ１）におい
て、テーブルＲＯＭ１５内に印字ドッｌ−２０ａが３×
３ビットの真中のドットとして読出された時は上記第５
図（Ｃ）の状態であり、印字ドット２０ａは削除される
。すなわち、ライトイネーブル（ＷＥ）がローの時、１
文字用ＲＡＭ１７内の第１の１文字メモリに上記印字ド
ット２０ａに対応するドットを書込む時非印字ドットと
して書込む処理を行う。

次に、クロック信号に同期してラッチ１３ａにフォント
データの中の４ライン目が入力するとラッチ１３ｂには
３ライン目のデータが、ラッチ１３Ｃには２ライン目の
データが各々ラッチされ、シフトレジスク１４ａ−１４
ｃに２〜４ライン目のフォントデータが入力する。そし
て上述と同様にテーブルＲＯＭ１５は細線化処理を行い
、上記例の場合、第４図（ａ）に示す印字ドット２０ｂ
がテーブルＲＯＭ１５内に読出された時の３×３ビット
のパターンは第５図（ａ）の状態であり、印字ドット２
０ｂも削除される。また、印字ドット２０ｄがテーブル
ＲＯＭ１５内に読出された時のパターンは同図い）の状
態でありこの印字ドットも削除される。さらに、シフト
レジスタ１４ａ〜１４ｃに３〜５ライン目のフォントデ
ータが人力するとテーブルＲＯＭ１５の細線化処理（Ｓ
１）により印字ドット２０ｅ，２０ｉも同様に削除され
る。このようにしてシフトレジスタ１４ａ〜１４ｃに入
力した一文字の明朝体文字全てについて同様の細線化処
理が行われた３２Ｘ３２ビットのデータは１文字用ＲＡ
Ｍ１７内の第１の１文字メモリに書込まれる。この時、
第１の１文字メモリに書込まれたデータの中で第４図（
ａ）に対応する横線の右端上部は同図（ｂ）に示す如く
細線化されている。

次に制御回路１９からアドレスカウンクｌ８ヘクロック
信号を出力することにより、アドレスカウンタｌ８から
順次更新されるアドレスデータが１文字用ＲＡＭ１７へ
出力される。この時ライトイネープル信号はハイとなり
、このアドレスデー夕の入力に従って上記第１の１文字
メモリに書込まれたデータはシフトレジスタ１４ａへ出
力される。この時、制御回路ｌ９はセレクト信号を出力
し、シフトレジスタ１４ａ〜１４ｃへ入力するデータの
入力を入力ＰＩから３１に切換えており、クロック信号
に同期してシフトレジスタ１４ａ〜１４ｃへ第１の１文
字メモリ内のデータの中でｌ〜３ラインまでのデータが
入力する． 次にシフトレジスタ１４ａ−１４ｃ内のデータを前述と
同様下位３ビット毎にテーブルＲＯＭＩ５へ読出すこと
により、第２の細線化処理を実行する（Ｓ２）．この処
理も前述の第１の細線化処理と同様であり、３×３ビッ
トのパターンが第５図（ａ）から（匂に示すパターンで
ある時、真中のビットを削除し、それ以外のパターンで
あれば真中のビットを残す処理を順次行う．この処理に
より第４図（ロ）に示す印字ドット２０ｃ，２０ｆ，２
０ｈが削除されｌ文字用ＲＡＭ１　７内の第２の１文字
メモリに同図（Ｃ）に示すようにさらに細線化処理され
た一文字のデータが書込まれる。

次に、前述と同様、制御回路ｌ９からクロツク信号をア
ドレスカウンタ１８へ出力し、シフトレジスタ１４ａ〜
１４ｃへ上記第２の１文字メモリに書込まれたデータを
順次出力し、テーブルＲＯＭ１５の細線化パターンに従
って第３の細線化処理を実行する（Ｓ３）。この処理に
よって、第４図（Ｃ）の印字ドット２０ｇは削除され、
シフトレジスタ１６へ同図（ｄ）に示す如く１ドットの
ラインに細線化されたデータが出力される。シフトレジ
スタ１６では上記データを不図示のフレームメモリへ出
力する。この時、横線についてはフレームメモリ２へ重
ね印字を行う（Ｓ４）。このように印字処理することに
より第４図（ｅ）に示す如く横線は全て２ドットで形威
されるラインとなり、縦線を形成する通常の２ドットの
ラインとにより明朝体であった文字はゴシック体文字に
変換されフレームメモリ２に書込まれる． 以上のように、本実施例はテーブルＲＯＭｌＳ内に第５
図（ａ）から（樽に示すような細線化処理パターンの情
報を記憶させておき、この情報に従って読出されるドッ
トデータの真中のパターンを削除／非削除することによ
り、明朝体文字をゴシック体に変換するものである。

尚、本実施例ではラッチ１３ａ−１３ｃ，シフトレジス
タ１４ａ〜１４ｃをシリアルアウトのレジスタで構威し
たＶ１６ビット又は３２ビット毎にデータを入力するパ
レレルインーパレレルアウトのラッチ１３ａ〜１３ｃ１
及び１６ビット又は３２ビット毎にデータを入力し、下
位３ビット毎にデータを出力するパラレルインーパラレ
ルアウトのシフトレジスタ１４ａ〜１４ｃを用いても良
い。この場合には１文字用ＲＡＭＩ７から出力されるデ
ータも当然１６ビット又は３２ビット毎に出力されるア
パレルデータとなる． 尚、本実施例では横線の右端上部の細線化処理について
述べたが特に第５図（イ）〜（ｆ）のパターンを利用す
ることにより明朝体文字のもう一つの特徴部分である縦
線の上端右部に形威される凸部を削除することができる
．また、第６図に示すパターンは細線化における補間の
例であり、より明確な横線を形成することができるよう
にするものである。

また、第２，第３の細線化処理（Ｓ２，Ｓ３）を本実施
例では第５図（ａ）から（ｇ）に示す同じ細線化パター
ンにより行ったが、制御回路１９から出力される制御（
ｃ）信号によりテーブルＲＯＭ１５の細線化パターンを
変えるようにしても良い。

また、本実施例では３回のｍ線化処理を行ったが、３回
に限るものでないことは勿論である。

さらに、本実施例では明朝体文字をゴシック体文字に変
換する場合について述べたがゴシック体文字を明朝体文
字に変換することもできる。すなわち、プリンタ内にゴ
シック体フォントＣＧを使用し、ゴシック体フォントＣ
Ｇから読出される文字パターンの横線の右端上部又は縦
線の上端右部に上記細線化処理とは逆の処理を施すこと
により明朝体文字に変換することができる。

〔発明の効果〕

以上詳細に説明したように本発明によれば、明朝体文字
をゴシック体文字へ、又はゴシック体文字を明朝体文字
へ変換できるので一方の形態の文字フォントを使用すれ
ば良く容量の小さいキャラクタジエネレー夕を用いるこ
とができ装置のコストダウンが図れる． また、簡単なハード回路により迅速に文字の変換処理が
実行でき、印字処理が極めて高速なプリンタを実現でき
る。

【図面の簡単な説明】

第１図は一実施例の文字形態変換装置の回路ブロック図
、 第２図は一実施例の文字形態変換装置を適用したプリン
タのシステム構成図、 第３図は一実施例の文字形態変換装置の動作を説明する
フローチャート、 第４図（ａ）〜（ｅ）は一実施例の文字形態変換装置の
ドット削除工程図、 第５図（ａ）〜（ｇ）は細線化パターンの例を示す図、
第６図は補間例を示す説明図である。 ８・・・フォント変換制御部、 １３ａ〜１３ｃ・・・ラッチ、 １４ａ〜１４ｃ，１６・・・シフトレジスタ、１５・・
・テーブルＲＯＭ， １７・・・１文字用ＲＡＭ、 １８・・・アドレスカウンタ、 １９・・・制御回路、 ２０ａ〜２０ｉ　・・・印字ドット．

Claims (1)

【特許請求の範囲】
1. 明朝体の文字を構成する横又は縦のラインの端部装飾部
   の所定ドットを選択する選択手段と、該選択手段によっ
   て選択された装飾部の横又は縦の一ラインを少なくとも
   残して他のドットを削除する削除手段とを有することを
   特徴とする文字形態変換装置。