JPH02242346A - スキャンイン・スキャンアウト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 電子計算機等の論理回路にあらかじめ組み込まれ、回路
故障等の場合該組み込まれた回路を駆動して、論理回路
の状態を外部から診断できるようにしたスキャンイン・
スキャンアウト回路に関し、多段または複雑な論理回路
網をラッチ回路に関係なく、小さい回路網単位に分離し
て診断できるようにし、簡単に故障箇所の分離を可能に
することを目的とし、 スキャンイン・スキャンアウトされる論理回路の入力回
路の論理値をゲート回路を介して読み出せるようにし、
該論理回路の出力回路に他の論理回路を接続し、第１お
よび第２のラッチ回路を設は任意の論理値に設定可能に
し、該第１のラッチ回路の出力は該論理回路に供給され
、該第２のラッチ回路の出力は該他の論理回路の人力に
供給され、該第１および第２のラッチ回路の設定値の組
み合わせにより該他の論理回路の出力に該論理回路の出
力もしくはその否定が出力されるかまたは任意の論理値
が設定されるように構成される。

〔産業上の利用分野〕

本発明は、電子計算機等の論理回路にあらかじめ組み込
まれ、回路故障等の場合、該組み込まれた回路を駆動し
て、論理回路の状態を外部から診断できるようにしたス
キャンイン・スキャンアウト回路に関する。

〔従来の技術〕

従来は、順序回路と組み合わせ回路によって構成される
論理回路網の回路故障を診断する場合に、順序回路を構
成するラッチに一般論理回路とは別に非同期でスキャン
イン・スキャンアウトできる回路を付加することで、順
序回路をすべて組み合わせ回路に分離し診断を容易にし
ている。

〔発明が解決しようとする課題〕

しかしながら、大規模集積回路における高集積化に伴い
、組み合わせ回路の多投化、複雑化のために、回路中の
故障箇所を分離することが困難になっている。

本発明の目的は、多段または複雑な論理回路網をラッチ
回路に関係なく、小さい回路網単位に分離して診断でき
るようにし、簡単に故障箇所の分離を可能にすることに
ある。

〔課題を解決するための手段〕

本発明は、第１図に例示されるように、スキャンイン・
スキャンアウトされるべき論理回路１の入力回路の論理
値をゲート回路２．３．４を介して選択して読み出せる
ようにし、該論理回路１の出力回路に他の１つの論理回
路７を接続し、第１のラッチ回路５および第２のラッチ
回路６を設け、該第１のラッチ回路５および該第２のラ
ッチ回路６は選択して任意の論理値に設定可能にし、該
論理回路１に入力回路を１回路追加し該追加された入力
回路に該第１のラッチ回路５の出力を供給し、該第２の
ラッチ回路６の出力は該他の１つの論理回路７の入力に
供給され、該第１および第２のラッチ回路５．６の設定
値の組み合わせにより、該論理回路１の出力もしくはそ
の否定出力が該他の論理回路７の出力に出力されるかま
たは該他の論理回路７の出力を任意の論理値に設定する
ように構成する。

〔作　用〕

前述のスキャンイン・スキャンアウト回路を用いれば、
スキャンイン・スキャンアウトされるべき論理回路１の
人力の論理値をゲート回路を選択的に導通させて読み取
ることができ、正常時には、設けられた２つのラッチ回
路を所定値に設定して、論理回路１の出力をそのままま
たはその否定出力を出力するようにし、スキャンイン時
には２つのラッチ回路を別の値に設定して所望の論理出
力を他の論理回路７から出力することができる。

〔実施例〕

本発明の第１実施例としてのスキャンイン・スキャンア
ウト回路のブロック回路図が第１図に示される。此の回
路は３人力ノア回路に対するスキャンイン・スキャンア
ウト回路である。この回路は３人力ノア回路の代りに４
人力ノア（ＮＯＲ）回路１．３個のゲート（Ｇ）回路２
，３および４．２個のラッチ（Ｌ）回路５および６、お
よびオア（ＯＲ）回路７を具備する。ノア回路１０３個
の入力にはスキャンイン・スキャンアウトされるべき３
人力ノア回路の３個の人力がそれぞれ接続される。ノア
回路１の残りの１つの入力にはラッチ回路５の出力が接
続される。前述の３個の入力は、また、それぞれゲート
回路２，３、および４の入力へ接続される。ノア回路１
の出力はオア回路７の１つの入力へ供給され、オア回路
７の他方の入力にはラッチ回路６の出力が供給され、オ
ア回路７の出力は前述の３人力ノア回路が出力を供給す
る供給先へ接続される。

ゲート回路はこの回路（通常集積化回路として製造され
る）の外部端子から制御され（アドレスを付加して選択
される）、導通状態または非導通状態とされ外部端子へ
選択的に出力される。このようにすれば使用する外部端
子の数が少なくてノア回路１０人力をスキャンアウトで
きる。ラッチ回路５および６は同様にアドレスを付して
外部端子からその論理値を設定でき、ラッチ回路５およ
び６をそれぞれ「０」および「０」に設定すればノア回
路１とオア回路７が３人力ノア回路として作動する。ラ
ッチ回路５を「１」に設定すればラッチ回路６を「０」
または「１」に設定することによって、オア回路７の出
力をそれぞれ「０」または「１」とすることができスキ
ャンインが可能となる。

第５図を用いて従来例と比較して説明を補足する。ノア
回路６１は前述の３人力ノア回路に対応する回路であり
、前段の回路ａ６２、回路ｂ６３、および回路ｃ６４の
出力を受けて論理演算し、その出力を回路ｄ６５に供給
する。前述の第１実施例は第５図の鎖線で囲まれた回路
を置き換えるものである。

第２実施例について第２図を用いて説明する。

この回路は３人力オア回路について適用されるスキャン
イン・スキャンアウト回路である。ゲート回路２〜４に
ついては第１実施例と同様であるので説明を省略する。

回路構成においては、第１実施例においてオア回路７の
代りにノア回路１７を用いる点が異なる。他は第１実施
例と同様である。

ラッチ回路５および６をそれぞれ「０」および「０」に
設定すればノア回路ｌとノア回路１７が３人力オア回路
として動作する。ラッチ回路５を「１」に設定すれば、
ラッチ回路６を「０」または「１」に設定することによ
ってノア回路１７の出力をそれぞれ「１」または「０」
とすることができスキャンインが可能となる。

第３実施例について第３図を用いて説明する。

この回路は３人力アンド回路について適用されるスキャ
ンイン・スキャンアウト回路である。ゲート回路２〜４
については第１実施例と同様であるので説明を省略する
。回路構成においては第１実施例においてノア回路１の
代りに４人力アンド回路１１を用いる点が異なる。他は
第１実施例と同様である。ラッチ回路５および６をそれ
ぞれ「１」＄よび「０」に設定すればアンド回路１１と
オア回路７が３人力アンド回路として動作する。ラッチ
回路５を「０」に設定すれば、ラッチ回路６を「０」ま
たは「１」に設定することによって、オア回路７の出力
をそれぞれ「０」または「１」とすることができスキャ
ンインが可能となる。

第４実施例について第４図を用いて説明する。

この回路は３人力ナンド回路について適用されるスキャ
ンイン・スキャンアウト回路である。スキャンアウトを
行うゲート回路２〜４については第１実施例と同様であ
るので説明を省略する。回路構成においては第３実施例
においてオア回路７の代りにノア回路１７を用いる点が
異なる。他は第３実施例と同様である。ラッチ回路５お
よび６をそれぞれ「１」および「０」に設定すればアン
ド回路１１とノア回路１７が３人力ナンド回路として動
作する。ラッチ回路５を「０」に設定すれば、ラッチ回
路６を「０」または「１」に設定することによって、ノ
ア回路１７の出力をそれぞれ「１」または「０」とする
ことができスキャンインが可能となる。

前述のように第１から第４の実施例を用いて本発明を説
明したがこの他にも種々の論理回路の組み合わせで本発
明の実施例を導くことができる。

前述のような実施例によれば、従来性われているような
、回路中における主としてラッチ回路を境界とした回路
部分をスキャンイン・スキャンアウトするのと異なり、
任意の論理回路についてスキャンイン・スキャンアウト
でき、しかも必要な外部端子の数は少なくてすむ。また
、集積回路の集積度は高密度化されているので多少の回
路素子の追加は容認できる。

〔発明の効果〕

本発明によれば、多段または複雑な論理回路網をラッチ
回路に関係なく、小さい回路網単位に分離して診断でき
るようにし、簡単に故障箇所の分離をすることができる
。

【図面の簡単な説明】

第１図は本発明の第１実施例としてのスキャンイン・ス
キャンアウト回路のブロック回路図、第２図は第２実施
例の第１図と同様な図、第３図は第３実施例の第１図と
同様な図、第４図は第４実施例の第１図と同様な図、お
よび 第５図はスキャンイン・スキャンアウトを行わない従来
型の論理回路のブロック回路図である。 図において、 １・・・ノア回路、 ２．３．４・・・ゲート回路、 ５．６・・・ラッチ回路、 ７・・・オア回路、 １１・・・アンド回路、 １７・・・ノア回路、 ６１・・・ノア回路、 ６２、６３．６４．６５・・・論理回路、である。 第３実施例の回路のブロック回路図 系 図 第２実施例の回路のプロツク回路図 石２図 ！４実ｍ例の回路のブロック回Ｉ＆図 第４図 従来型の回路を説明する図 第５図

Claims (1)

【特許請求の範囲】
1. 論理回路（１）の入力回路の論理値をゲート回路（２、
   ３、４）を介して選択して読み出せるようにし、該論理
   回路（１）の出力回路に他の１つの論理回路（７）を接
   続し、第１のラッチ回路（５）および第２のラッチ回路
   （６）を設け、該第１のラッチ回路（５）および該第２
   のラッチ回路（６）は選択して任意の論理値に設定可能
   にし、該第１のラッチ回路（５）の出力は該論理回路（
   １）に入力回路を追加して供給し、該第２のラッチ回路
   （６）の出力は該他の１つの論理回路（７）の入力に供
   給され、該第１および第２のラッチ回路（５、６）の設
   定値の組み合わせにより、該論理回路（１）の出力もし
   くはその否定出力が該他の論理回路（７）の出力に出力
   されるか、または該他の論理回路（７）の出力を任意の
   論理値に設定するようにした該論理回路（１）のスキャ
   ンイン・スキャンアウト回路。