JPH02239643A - 半導体集積回路装置における素子分離領域の形成方法 - Google Patents
半導体集積回路装置における素子分離領域の形成方法Info
- Publication number
- JPH02239643A JPH02239643A JP5952589A JP5952589A JPH02239643A JP H02239643 A JPH02239643 A JP H02239643A JP 5952589 A JP5952589 A JP 5952589A JP 5952589 A JP5952589 A JP 5952589A JP H02239643 A JPH02239643 A JP H02239643A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- silicon nitride
- nitride film
- element isolation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法、とくに選択酸
化を行なうことにより素子分離領域に素子分離絶縁膜を
形成する方法に関する。
化を行なうことにより素子分離領域に素子分離絶縁膜を
形成する方法に関する。
選択酸化を行な５ことにより素子分離領域に素子分離絶
縁膜を形成する従来例を、第２図を用いて説明する。
縁膜を形成する従来例を、第２図を用いて説明する。
まず第２図（ａ） Ｋ示すように、半導体基板１２ｌ：
の全面にパッド酸化膜１４と窒化シリコン膜１６とを形
成する。その後窒化シリコン膜１６上の全面に感光性樹
脂１８を形成し、この感光性樹脂１８をバターニングし
、素子領域２０上にのみ感光性對脂１８を形成する。そ
の後この感光性樹脂１８をエッチングのマスクとして、
素子分離領域２２の窒化シリコン膜１６をエッチングし
除去一忙る。その後半導体基板１２の導電型と同一導電
型を有する不純物を感光性樹脂１８に整合した領域であ
る、素子分離領域２２に導入し、不純物導入層２４を形
成する′。その後感光性樹脂１８を除去する。
の全面にパッド酸化膜１４と窒化シリコン膜１６とを形
成する。その後窒化シリコン膜１６上の全面に感光性樹
脂１８を形成し、この感光性樹脂１８をバターニングし
、素子領域２０上にのみ感光性對脂１８を形成する。そ
の後この感光性樹脂１８をエッチングのマスクとして、
素子分離領域２２の窒化シリコン膜１６をエッチングし
除去一忙る。その後半導体基板１２の導電型と同一導電
型を有する不純物を感光性樹脂１８に整合した領域であ
る、素子分離領域２２に導入し、不純物導入層２４を形
成する′。その後感光性樹脂１８を除去する。
次に第２図（ｂ）に示すように、窒化シリコン膜１６を
酸化のマスクとして酸化を行なう、いわゆる選択酸化を
行ない素子分離領域２２に素子分離絶縁膜２６を形成す
る。この選択酸化工程において、半導体基板１２に形成
した不純物注入層２４の不純物は、半導体基板１２中を
拡散しチャネルストップ層２８が形成される。このチャ
ネルストップ層２８は、素子分離絶縁＠２６上に形成す
る導電膜と素子分離絶緑模２６と半導体基板１２とによ
り構成される、寄生ＭＯＳトランジスタのしきい値電圧
を高くするために形成する。
酸化のマスクとして酸化を行なう、いわゆる選択酸化を
行ない素子分離領域２２に素子分離絶縁膜２６を形成す
る。この選択酸化工程において、半導体基板１２に形成
した不純物注入層２４の不純物は、半導体基板１２中を
拡散しチャネルストップ層２８が形成される。このチャ
ネルストップ層２８は、素子分離絶縁＠２６上に形成す
る導電膜と素子分離絶緑模２６と半導体基板１２とによ
り構成される、寄生ＭＯＳトランジスタのしきい値電圧
を高くするために形成する。
しかし第２図を用いて説明した従来例においては、チャ
ネルストップ層２８の不純物が、窒化シリコン膜１６に
整合した領域から素子領域２０にまで拡散する。このた
めＭＯＳトランジスタにおけるチャネル幅が狭《なる、
狭チャネル現象が発生する問題点がある。
ネルストップ層２８の不純物が、窒化シリコン膜１６に
整合した領域から素子領域２０にまで拡散する。このた
めＭＯＳトランジスタにおけるチャネル幅が狭《なる、
狭チャネル現象が発生する問題点がある。
そこでこの狭チャネル現象を抑える方法として、例えば
特開昭６２−１２６６５１号公報に記載の製造方法が提
案されている。この公報記載の製造方法を第３図を用い
て説明する。
特開昭６２−１２６６５１号公報に記載の製造方法が提
案されている。この公報記載の製造方法を第３図を用い
て説明する。
まず第３図（ａ）に示すように、素子領域上にのみ窒化
シリコン膜１６を形成する。その後全面にシリコンナイ
トライド膜を形成し、このシリコンナイトライド膜を異
方性エッチングすることにより、窒化シリコン膜１６の
側面にシリコンナイトライド膜からなる側壁膜６０を形
成する。その後半導体基板１２の導電型と同じ導電型を
有する不純物を半導体基板１２に導入し、不純物注入層
２４を半導体基板１２に形成する。
シリコン膜１６を形成する。その後全面にシリコンナイ
トライド膜を形成し、このシリコンナイトライド膜を異
方性エッチングすることにより、窒化シリコン膜１６の
側面にシリコンナイトライド膜からなる側壁膜６０を形
成する。その後半導体基板１２の導電型と同じ導電型を
有する不純物を半導体基板１２に導入し、不純物注入層
２４を半導体基板１２に形成する。
次に第３図（ｂ）に示すように、選択酸化を行なうこと
により素子分離領域に素子分離絶縁膜２６とチャネルス
トップ層２８とを形成する。
により素子分離領域に素子分離絶縁膜２６とチャネルス
トップ層２８とを形成する。
この第３図を用いて説明した製造方法においては、窒化
シリコン膜１６端面から側壁膜長さ６２寸法だけ離れた
領域に不純物注入層２４を形成している。このため素子
領域へのチャネルストップ層２８の不純物の拡散が抑え
られ、したがって狭チャネル現象の発生はな《なる。
シリコン膜１６端面から側壁膜長さ６２寸法だけ離れた
領域に不純物注入層２４を形成している。このため素子
領域へのチャネルストップ層２８の不純物の拡散が抑え
られ、したがって狭チャネル現象の発生はな《なる。
しかしながら第３図を用いて説明した素子分離領域の形
成方法では、側璧膜６０形成のために、シリコンナイト
ライド模の形成と、このシリコンナイトライド嘆の異方
注エッチングという工程が必要であり、工程が長《複雑
になるという問題点がある。
成方法では、側璧膜６０形成のために、シリコンナイト
ライド模の形成と、このシリコンナイトライド嘆の異方
注エッチングという工程が必要であり、工程が長《複雑
になるという問題点がある。
本発明の目的は、簡単な工程でＭＯＳトランジスタにお
ける狭チャネル現象を抑えるための製造方法を提供する
ことにある。
ける狭チャネル現象を抑えるための製造方法を提供する
ことにある。
上記目的を達成するため本発明の素子分離領域は、下記
記載の工程により製造する。
記載の工程により製造する。
半導体基板上の全面に順次パッド酸化膜と窒化シリコン
膜とを形成しこの窒化シリコン膜上の全面に感光性樹脂
を形成しさらにこの感光性樹脂をパターニングし素子領
域上Ｋのみ感光性樹脂を形成す゜る工程と、感光性樹脂
をエッチングマスクとして窒化シリコン膜をエッチング
する工程と、熱処理を行なうことにより感光性酎脂を軟
化させ窒化シリコン膜の平面パターン寸法より大きな平
面パターン寸法を有する感光性樹脂を形成しさらにイオ
ン注入法により半導体基板の導電型と同一導電型を有す
る不純物を半導体基板に導入し半導体基板に不純物導入
層を形成する工程と、感光性甜脂を除去後選択酸化を行
なうことにより素子分離領域に素子分離絶縁膜とチャネ
ルストップ層とを形成する工程とを有する。
膜とを形成しこの窒化シリコン膜上の全面に感光性樹脂
を形成しさらにこの感光性樹脂をパターニングし素子領
域上Ｋのみ感光性樹脂を形成す゜る工程と、感光性樹脂
をエッチングマスクとして窒化シリコン膜をエッチング
する工程と、熱処理を行なうことにより感光性酎脂を軟
化させ窒化シリコン膜の平面パターン寸法より大きな平
面パターン寸法を有する感光性樹脂を形成しさらにイオ
ン注入法により半導体基板の導電型と同一導電型を有す
る不純物を半導体基板に導入し半導体基板に不純物導入
層を形成する工程と、感光性甜脂を除去後選択酸化を行
なうことにより素子分離領域に素子分離絶縁膜とチャネ
ルストップ層とを形成する工程とを有する。
以下図面を用いて本発明の実施例を説明する。
第１図（ａ）〜（ｄ）は本発明における製造方法を工程
順に示す断面図である。以下ＮチャネルＭＯＳトランジ
スタを製造する例で説明する。
順に示す断面図である。以下ＮチャネルＭＯＳトランジ
スタを製造する例で説明する。
まず第１図（ａ）に示すように、不純物濃度が１０
ａｔｏｍｓ ／ ａｄ程度のＰ型の半導体基板１２を、
熱酸化処理することにより膜厚２０ｎｍ程度の酸化シリ
コン膜からなるパッド酸化［１４を形成する。その後化
学気相成長法により、全面に膜厚１５０ｎｍ程度の窒化
シリコン膜１６を形成する。
ａｔｏｍｓ ／ ａｄ程度のＰ型の半導体基板１２を、
熱酸化処理することにより膜厚２０ｎｍ程度の酸化シリ
コン膜からなるパッド酸化［１４を形成する。その後化
学気相成長法により、全面に膜厚１５０ｎｍ程度の窒化
シリコン膜１６を形成する。
このパッド酸化模１４は、熱膨張係数が半導体基板１２
と窒化シリコン膜１６とにおいて太き《異なり、後述す
る選択酸化工程にて半導体基板１２に結晶欠陥が発生す
ることを防止するために設ける。その後感光性樹脂１８
を全面に形成し、８０℃〜１００℃の温度で熱処理（プ
リベーク）を行ない、ホトマスクを用いて露光、および
現像を行ない、さらに１００”Ｃ：−１４０℃の温度で
熱処理（ボストベーク）を行なうフォトリソグラフィー
により、この感光ｅｌｆ脂１８をパターニングする。
と窒化シリコン膜１６とにおいて太き《異なり、後述す
る選択酸化工程にて半導体基板１２に結晶欠陥が発生す
ることを防止するために設ける。その後感光性樹脂１８
を全面に形成し、８０℃〜１００℃の温度で熱処理（プ
リベーク）を行ない、ホトマスクを用いて露光、および
現像を行ない、さらに１００”Ｃ：−１４０℃の温度で
熱処理（ボストベーク）を行なうフォトリソグラフィー
により、この感光ｅｌｆ脂１８をパターニングする。
次に第１図（ｂ）に示すように、素子領域２０上に形成
した感光性樹脂１８をエッチングのマスクとして、素子
分離領域２２の窒化シリコン膜１６をエッチングし除去
する。この窒化シリコン膜１６のエッチングは、例えば
反応性イオンエッチング装置を用い、エッチングガスと
してトリフロ口メタンを用いて行なう。素子分離領域２
２上のパッド酸化膜１４は、エッチングせず、素子分離
領域２２上に残しておいても良い。
した感光性樹脂１８をエッチングのマスクとして、素子
分離領域２２の窒化シリコン膜１６をエッチングし除去
する。この窒化シリコン膜１６のエッチングは、例えば
反応性イオンエッチング装置を用い、エッチングガスと
してトリフロ口メタンを用いて行なう。素子分離領域２
２上のパッド酸化膜１４は、エッチングせず、素子分離
領域２２上に残しておいても良い。
次に第１図（Ｃ）に示すように、感光性附脂１８におけ
るポストベーク温度より１０°Ｃ〜３０°Ｃ高い温度で
熱処理を行なう。この熱処理により感光性樹脂１８は軟
化する。その結果感光性樹脂１８は流動化し、窒化シリ
コン膜１６の側面を伝わって、半導体基板１２０表面に
達する。窒化シリコン膜１６の平面パターン寸法より０
． ５μｍ〜２．０μｍ大きな平面パターン寸法を有す
る感光性對脂１８を形成する。その後軟化し流動化した
感光性位｛脂１８をイオン注入のマスクとして、半導体
基板１２の導電型と同じ導電型を有するボロンを半導体
基板１２に導入して、不純物導入層２４を形成する。こ
の不純物導入層２４の形成は、イオン注入法を用い、例
えば注入加速エネルギー２５ｋｅ″Ｖ，イオン注入量Ｉ
ＸＩＯ ｓｏｎｓ ／ ｄの条件で、ボロンを半導体
基板１２に導入することにより形成する。この軟化し流
動化した感光性樹脂１８により、窒化シリコン膜１８の
端部から離れた領域に不純物導入層２４を形成すること
ができる。この窒化シリコン膜１６端部と不純物導入層
２４端部との離間幅は、感光性樹脂１８の膜厚、軟化流
動化させる熱処理温度などにより制御できる。
るポストベーク温度より１０°Ｃ〜３０°Ｃ高い温度で
熱処理を行なう。この熱処理により感光性樹脂１８は軟
化する。その結果感光性樹脂１８は流動化し、窒化シリ
コン膜１６の側面を伝わって、半導体基板１２０表面に
達する。窒化シリコン膜１６の平面パターン寸法より０
． ５μｍ〜２．０μｍ大きな平面パターン寸法を有す
る感光性對脂１８を形成する。その後軟化し流動化した
感光性位｛脂１８をイオン注入のマスクとして、半導体
基板１２の導電型と同じ導電型を有するボロンを半導体
基板１２に導入して、不純物導入層２４を形成する。こ
の不純物導入層２４の形成は、イオン注入法を用い、例
えば注入加速エネルギー２５ｋｅ″Ｖ，イオン注入量Ｉ
ＸＩＯ ｓｏｎｓ ／ ｄの条件で、ボロンを半導体
基板１２に導入することにより形成する。この軟化し流
動化した感光性樹脂１８により、窒化シリコン膜１８の
端部から離れた領域に不純物導入層２４を形成すること
ができる。この窒化シリコン膜１６端部と不純物導入層
２４端部との離間幅は、感光性樹脂１８の膜厚、軟化流
動化させる熱処理温度などにより制御できる。
次に第１図（ｄ）に示すように、窒化シリコン膜１６を
酸化のマスクとする選択酸化により、素子分離領域２２
に、酸化シリコン膜からなる素子分離絶縁膜２６と、半
導体基板１２の不純物濃度より高い不純物濃度を有する
チャネルストップ層２８とを形成する。この選択酸化条
件は、例えば水蒸気酸化雰囲気中で温度１０００℃、時
間２２０分の酸化処理を行ない、膜厚８００ｎｍの素子
分離絶縁膜２６を素子分離領域２２に形成する。その後
選択酸化のマスクとして用いた窒化シリコン膜１６を、
例えば熱リン酸液中に浸漬し、除去する。
酸化のマスクとする選択酸化により、素子分離領域２２
に、酸化シリコン膜からなる素子分離絶縁膜２６と、半
導体基板１２の不純物濃度より高い不純物濃度を有する
チャネルストップ層２８とを形成する。この選択酸化条
件は、例えば水蒸気酸化雰囲気中で温度１０００℃、時
間２２０分の酸化処理を行ない、膜厚８００ｎｍの素子
分離絶縁膜２６を素子分離領域２２に形成する。その後
選択酸化のマスクとして用いた窒化シリコン膜１６を、
例えば熱リン酸液中に浸漬し、除去する。
その後は一般的な方法により、ゲート絶縁膜およびゲー
ト電極を形成し、このゲート電極に整合した領域に半導
体基板の導電型と逆導電型を有する不純物を導入してソ
ースドレインを形成し、層間絶縁嗅を全面に形成し、こ
の層間絶縁膜に接続穴を形成し、配線を形成することに
よりＭＯＳＩ−ランジスタを得る。
ト電極を形成し、このゲート電極に整合した領域に半導
体基板の導電型と逆導電型を有する不純物を導入してソ
ースドレインを形成し、層間絶縁嗅を全面に形成し、こ
の層間絶縁膜に接続穴を形成し、配線を形成することに
よりＭＯＳＩ−ランジスタを得る。
以上の説明において軟化し流動化した感光性樹脂１８は
、半導体基板１２表面に達している例で説明したが、感
光性樹脂１８は半導体基板１２表面に達してな《でも良
く、窒化シリコン膜１６の平面パターン寸法より大きげ
れば良い。これは以下の理由による。イオン注入におけ
る不純物イオンは、半導体基板１２表面に対してほぼ垂
直に入射する。このため感光性樹脂１８がオーバーノ・
ング状に形成された半導体基板１２の影の領域には、不
純物イオンは到達せず、素子領城２０端部から離れた領
域にチャネルストップ層２−８を形成することができる
。
、半導体基板１２表面に達している例で説明したが、感
光性樹脂１８は半導体基板１２表面に達してな《でも良
く、窒化シリコン膜１６の平面パターン寸法より大きげ
れば良い。これは以下の理由による。イオン注入におけ
る不純物イオンは、半導体基板１２表面に対してほぼ垂
直に入射する。このため感光性樹脂１８がオーバーノ・
ング状に形成された半導体基板１２の影の領域には、不
純物イオンは到達せず、素子領城２０端部から離れた領
域にチャネルストップ層２−８を形成することができる
。
本発明における素子分離領域の形成方法は、選択酸化の
耐酸化膜である窒化シリコン膜のエッチングマスクとし
て用いる感光性耐脂を加熱処理して、この感光性樹脂を
軟化し流動化させ、窒化シリコン膜の平面パターン寸法
より大きな平面パターン寸法を有する感光性樹脂を形成
し、この感光性樹脂をイオン注入のマスクとして不純物
導入層を形成し、その後選択酸化を行なうことにより素
子領域から離れた領域にチャネルストップ層を形成して
いる。このため感光性樹脂を加熱処理するという簡単な
工程を行なうだけで、素子領域と離れた領域にチャネル
ストップ層を形成することが可能となる。したがってＭ
ＯＳトランジスタにおける狭チャネル現象の発生を抑え
ることができる。
耐酸化膜である窒化シリコン膜のエッチングマスクとし
て用いる感光性耐脂を加熱処理して、この感光性樹脂を
軟化し流動化させ、窒化シリコン膜の平面パターン寸法
より大きな平面パターン寸法を有する感光性樹脂を形成
し、この感光性樹脂をイオン注入のマスクとして不純物
導入層を形成し、その後選択酸化を行なうことにより素
子領域から離れた領域にチャネルストップ層を形成して
いる。このため感光性樹脂を加熱処理するという簡単な
工程を行なうだけで、素子領域と離れた領域にチャネル
ストップ層を形成することが可能となる。したがってＭ
ＯＳトランジスタにおける狭チャネル現象の発生を抑え
ることができる。
さらに第３図を用いて説明した従来例と異なり、窒化シ
リコン膜上に感光性樹脂を形成した状態で不純物導入層
形成のためのイオン注入を行なっている。このため不純
物導入層形成のためのイオン注入条件の自由度が太き《
なる。
リコン膜上に感光性樹脂を形成した状態で不純物導入層
形成のためのイオン注入を行なっている。このため不純
物導入層形成のためのイオン注入条件の自由度が太き《
なる。
さらにそのうえ第３図を用いて説明した従米例では、側
壁膜形成のための異方性エッチングを行なっている。こ
のため素子分離領域における半導体基板表面が、エッチ
ングイオンで叩かれ表面荒れが発生する。これに対して
本発明では感光性樹脂を加熱処理して、軟化し流動化し
ているため、半導体基板表面の荒れは発生しない。
壁膜形成のための異方性エッチングを行なっている。こ
のため素子分離領域における半導体基板表面が、エッチ
ングイオンで叩かれ表面荒れが発生する。これに対して
本発明では感光性樹脂を加熱処理して、軟化し流動化し
ているため、半導体基板表面の荒れは発生しない。
第１図（ａ）〜（ｄ）は本発明における素子分離領域の
形成方法を工程順に示す断面図、第２図（ａ）、（ｂ）
および第３図（ａ）、（ｂ）はいずれも従来例における
素子分離領域の形成方法を工程順に示す断面図である。 １６・・・・・・窒化シリコン膜、 １８・・・・・・感光性甜脂、 ２０・・・・・・素子領域、 ２２・・・・・・素子分離領域、 ２６・・・・・・素子分離絶縁膜、 ３０・・・・・・側壁膜。 第４図
形成方法を工程順に示す断面図、第２図（ａ）、（ｂ）
および第３図（ａ）、（ｂ）はいずれも従来例における
素子分離領域の形成方法を工程順に示す断面図である。 １６・・・・・・窒化シリコン膜、 １８・・・・・・感光性甜脂、 ２０・・・・・・素子領域、 ２２・・・・・・素子分離領域、 ２６・・・・・・素子分離絶縁膜、 ３０・・・・・・側壁膜。 第４図
Claims (1)
- 半導体基板上の全面に順次パッド酸化膜と窒化シリコン
膜とを形成し該窒化シリコン膜上の全面に感光性樹脂を
形成しさらに該感光性樹脂をパターニングし素子領域上
にのみ前記感光性樹脂を形成する工程と、前記感光性樹
脂をエッチングのマスクとして前記窒化シリコン膜をエ
ッチングする工程と、熱処理を行なうことにより前記感
光性樹脂を軟化させ前記窒化シリコン膜の平面パターン
寸法より大きな平面パターン寸法を有する前記感光性樹
脂を形成しさらにイオン注入法により前記半導体基板の
導電型と同一導電型を有する不純物を前記半導体基板に
導入し前記半導体基板に不純物導入層を形成する工程と
、前記感光性樹脂を除去後選択酸化を行なうことにより
素子分離領域に素子分離絶縁膜とチャネルストップ層と
を形成する工程とを備えることを特徴とする半導体集積
回路装置における素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5952589A JPH02239643A (ja) | 1989-03-14 | 1989-03-14 | 半導体集積回路装置における素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5952589A JPH02239643A (ja) | 1989-03-14 | 1989-03-14 | 半導体集積回路装置における素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02239643A true JPH02239643A (ja) | 1990-09-21 |
Family
ID=13115774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5952589A Pending JPH02239643A (ja) | 1989-03-14 | 1989-03-14 | 半導体集積回路装置における素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02239643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016021547A (ja) * | 2014-06-16 | 2016-02-04 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-03-14 JP JP5952589A patent/JPH02239643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016021547A (ja) * | 2014-06-16 | 2016-02-04 | 富士電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11354735A (ja) | 半導体素子の製造方法 | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JP2003152101A5 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02239643A (ja) | 半導体集積回路装置における素子分離領域の形成方法 | |
| JP3058981B2 (ja) | トランジスタの製造方法 | |
| JPS6115595B2 (ja) | ||
| JPS605065B2 (ja) | Ｍｉｓ形半導体装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPH04162537A (ja) | 薄膜トランジスタの製造方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JPS61156883A (ja) | 半導体装置の製造方法 | |
| JPH0493079A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH0423439A (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JPH04139834A (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH0810681B2 (ja) | 半導体装置の製造方法 | |
| JPS63229755A (ja) | 半導体装置の製造方法 | |
| JP2000196073A (ja) | 半導体装置の製造方法 | |
| JPH06338516A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6238852B2 (ja) | ||
| JPS58158968A (ja) | 半導体装置の製造法 |