JPH02234254A - データ転送回路 - Google Patents
データ転送回路Info
- Publication number
- JPH02234254A JPH02234254A JP1055623A JP5562389A JPH02234254A JP H02234254 A JPH02234254 A JP H02234254A JP 1055623 A JP1055623 A JP 1055623A JP 5562389 A JP5562389 A JP 5562389A JP H02234254 A JPH02234254 A JP H02234254A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- transmission
- rank
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 43
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
挾１υＥ団
本発明はデータ転送回路に関し、特に情報処理装置内各
装置間のデータ転送回路に関する．良米弦韮 従来、この種のデータ転送回路においては、第２図に示
すように、送信データの上位部分がデータ送信装置３の
送信レジスタ上位３０からデータ受信装置４の受信レジ
スタ上位４０に直接転送され、送信データの下位部分が
データ送信装置３の送信レジスタ下位３１からデータ受
信装置４の受信レジスタ下位４１に直接転送されている
．このような従来のデータ転送回路では、送信レジスタ
上位３０および送信レジスタ下位３１の出力が受信レジ
スタ上位４０および受信レジスタ下位４１に直接接続さ
れているので、データ転送経路の一部が故障すると、正
しいデータ転送が行えなくなり、システムダウンになる
という欠点がある． 良曹レとｌ煎 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、データ転送経路の一部が故障しても正し
いデータ転送を行うことができ、システムダウンになる
ことなく、運転を継続することができるデータ転送回路
の提供を目的とする．発明の梢成 本発明によるデータ転送回路は、第１および第２のデー
タに分割された送信データのうち一方を選択して第１お
よび第２の伝送経路に送出する第１および第２の送信デ
ータ選択手段と、前記第１および第２の伝送経路を介し
て受信した受信データのうち一方を選択する第１および
第２の受信データ選択手段と、前記第１および第２の伝
送経路に対応して受信データのエラーチェックを行う第
１および第２のエラーチェック手段と、前記第１および
第２のエラーチェック手段の前記エラーチェソクの結果
に応じて前記第１および第２の送信データ選択手段と、
前記第１および第２の受信データ選択手段とを制御する
制御手段とを有することを特徴とする． Ｋ胤■ 次に、本発明の一実施例について図面を参照して説明す
る． 第１図は本発明の一実施例の構成を示すブロック図であ
る．図においては、本発明の一実錐例の説明を簡単にす
るために、データ伝送経路を２分割して制御する場合を
示している． データ伝送経路に障害がない場合には、送信レジスタ上
位１０の内容がデータ線１００と、送信データ選択回路
上位１２と、データ線１０２とを経由して受信レジスタ
上位２２に転送され、送信レジスタ下位１１の内容がデ
ータ線１０１と、送信データ選択回路下位１３と、デー
タ線１０３とを経由して受信レジスタ下位２３に転送さ
れる。
装置間のデータ転送回路に関する．良米弦韮 従来、この種のデータ転送回路においては、第２図に示
すように、送信データの上位部分がデータ送信装置３の
送信レジスタ上位３０からデータ受信装置４の受信レジ
スタ上位４０に直接転送され、送信データの下位部分が
データ送信装置３の送信レジスタ下位３１からデータ受
信装置４の受信レジスタ下位４１に直接転送されている
．このような従来のデータ転送回路では、送信レジスタ
上位３０および送信レジスタ下位３１の出力が受信レジ
スタ上位４０および受信レジスタ下位４１に直接接続さ
れているので、データ転送経路の一部が故障すると、正
しいデータ転送が行えなくなり、システムダウンになる
という欠点がある． 良曹レとｌ煎 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、データ転送経路の一部が故障しても正し
いデータ転送を行うことができ、システムダウンになる
ことなく、運転を継続することができるデータ転送回路
の提供を目的とする．発明の梢成 本発明によるデータ転送回路は、第１および第２のデー
タに分割された送信データのうち一方を選択して第１お
よび第２の伝送経路に送出する第１および第２の送信デ
ータ選択手段と、前記第１および第２の伝送経路を介し
て受信した受信データのうち一方を選択する第１および
第２の受信データ選択手段と、前記第１および第２の伝
送経路に対応して受信データのエラーチェックを行う第
１および第２のエラーチェック手段と、前記第１および
第２のエラーチェック手段の前記エラーチェソクの結果
に応じて前記第１および第２の送信データ選択手段と、
前記第１および第２の受信データ選択手段とを制御する
制御手段とを有することを特徴とする． Ｋ胤■ 次に、本発明の一実施例について図面を参照して説明す
る． 第１図は本発明の一実施例の構成を示すブロック図であ
る．図においては、本発明の一実錐例の説明を簡単にす
るために、データ伝送経路を２分割して制御する場合を
示している． データ伝送経路に障害がない場合には、送信レジスタ上
位１０の内容がデータ線１００と、送信データ選択回路
上位１２と、データ線１０２とを経由して受信レジスタ
上位２２に転送され、送信レジスタ下位１１の内容がデ
ータ線１０１と、送信データ選択回路下位１３と、デー
タ線１０３とを経由して受信レジスタ下位２３に転送さ
れる。
上記の動作は従来のデータ転送回路と同様の動作である
． データ伝送経路の上位に障害が発生した場合、すなわち
データ線１０２に接続されているエラー検出回路上位２
０でエラーが検出されると、エラー検出回路上位２０の
出力信号は信号線１０４を介して制御回路２４に報告さ
れる。
． データ伝送経路の上位に障害が発生した場合、すなわち
データ線１０２に接続されているエラー検出回路上位２
０でエラーが検出されると、エラー検出回路上位２０の
出力信号は信号線１０４を介して制御回路２４に報告さ
れる。
制御回路２４はエラー検出回路上位２ｏがらの報告を受
信すると、データ伝送経路の上位に障害が発生したこと
を知り、以後データ伝送経路の下位のみを使用してデー
タ転送を分割して実施するように制御信号を生成し、制
御信号を制御信号線１０６， １０７を介して夫々送信
データ選択回路上位１２と、送信データ選択回路下位１
３と、受信レジスタ上位２２と、受信レジスタ下位２３
とに出力し、それら回路の動作を制御する。
信すると、データ伝送経路の上位に障害が発生したこと
を知り、以後データ伝送経路の下位のみを使用してデー
タ転送を分割して実施するように制御信号を生成し、制
御信号を制御信号線１０６， １０７を介して夫々送信
データ選択回路上位１２と、送信データ選択回路下位１
３と、受信レジスタ上位２２と、受信レジスタ下位２３
とに出力し、それら回路の動作を制御する。
すなわち、第一回目のデータ転送において、制御回路２
４は制御信号線１０７を介して送信データ選択回路下位
１３に制御信号を出力し、送信データ選択回路下位１３
において送信レジスタ上位１０からデータ線１００を介
して転送されてくる送信レジスタ上位１０の内容を選択
させる．さらに、制御回路２４は制御信号線１０６を介
して受信レジスタ上位２２に制御信号を出力し、受信レ
ジスタ上位２２において送信データ選択回路下位１３か
らデータ線１０３を介して転送されてくるデータを受信
させる． 第二回目のデータ転送において、制御回路２４は制御信
号線１０７を介して送信データ選択回路下位１３に制御
信号を出力し、送信データ選択回路下位１３において送
信レジスタ下位１１からデータ線１０１を介して転送さ
れてくる送信レジスタ下位１１の内容を選択させる． さらに、制御回Ｆ！？１２４は制御信号線１０６を介し
て受信レジスタ下位２３に制御信号を出力し、受信レジ
スタ下位２３において送信データ選択回路下位１３から
データＩｌ１０３を介して転送されてくるデータを受信
させる． 上述の処理動作は伝送経路の上位に障害が発生した場合
の動作であるが、伝送経路の下位に障害が発生した場合
（エラー検出回路下位２１でエラーが検出されたとき）
も同様にして、送信レジスタ上位１０の内容および送信
レジスタ下位１１の内容が送信データ選択回路上位１２
を介して受信レジスタ上位２２および受信レジスタ下位
２３に転送される． このように、伝送経路の一部が障害Ｇ′：より正しくデ
ータを転送できなくなったとき、送信データ選択回路上
位１２と、送信データ選択回路下位１３と、受信レジス
タ上位２２と、受信レジスタ下位２３とを制御して池の
正常に動作する伝送経路を使用し、データを分割転送す
るようにすることによって、転送性能が減ずるものの、
正しいデータ転送を行うことができ、システムダウンに
なることなく、運転を継続することができる．１匪五皇
】 以上説明したように本発明によれば、伝送経路の一部が
障害により正しくデータを転送できなくなったとき、他
の正常に動作する伝送経路を使用してデータを分割転送
するようにすることによって、データ転送経路の一部が
故障しても正しいデータ転送を行うことができ、システ
ムダウンになることなく、運転を継続することができる
という効果かある．
４は制御信号線１０７を介して送信データ選択回路下位
１３に制御信号を出力し、送信データ選択回路下位１３
において送信レジスタ上位１０からデータ線１００を介
して転送されてくる送信レジスタ上位１０の内容を選択
させる．さらに、制御回路２４は制御信号線１０６を介
して受信レジスタ上位２２に制御信号を出力し、受信レ
ジスタ上位２２において送信データ選択回路下位１３か
らデータ線１０３を介して転送されてくるデータを受信
させる． 第二回目のデータ転送において、制御回路２４は制御信
号線１０７を介して送信データ選択回路下位１３に制御
信号を出力し、送信データ選択回路下位１３において送
信レジスタ下位１１からデータ線１０１を介して転送さ
れてくる送信レジスタ下位１１の内容を選択させる． さらに、制御回Ｆ！？１２４は制御信号線１０６を介し
て受信レジスタ下位２３に制御信号を出力し、受信レジ
スタ下位２３において送信データ選択回路下位１３から
データＩｌ１０３を介して転送されてくるデータを受信
させる． 上述の処理動作は伝送経路の上位に障害が発生した場合
の動作であるが、伝送経路の下位に障害が発生した場合
（エラー検出回路下位２１でエラーが検出されたとき）
も同様にして、送信レジスタ上位１０の内容および送信
レジスタ下位１１の内容が送信データ選択回路上位１２
を介して受信レジスタ上位２２および受信レジスタ下位
２３に転送される． このように、伝送経路の一部が障害Ｇ′：より正しくデ
ータを転送できなくなったとき、送信データ選択回路上
位１２と、送信データ選択回路下位１３と、受信レジス
タ上位２２と、受信レジスタ下位２３とを制御して池の
正常に動作する伝送経路を使用し、データを分割転送す
るようにすることによって、転送性能が減ずるものの、
正しいデータ転送を行うことができ、システムダウンに
なることなく、運転を継続することができる．１匪五皇
】 以上説明したように本発明によれば、伝送経路の一部が
障害により正しくデータを転送できなくなったとき、他
の正常に動作する伝送経路を使用してデータを分割転送
するようにすることによって、データ転送経路の一部が
故障しても正しいデータ転送を行うことができ、システ
ムダウンになることなく、運転を継続することができる
という効果かある．
第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例の構成を示すブロック図である． 主要部分の符号の説明 １２・・・・・・送信データ選択回路上位１３・・・・
・・送信データ選択回路下位２０・・・・・・エラー検
出回路上位 ２１・・・・・・エラー検出回路下位 ２２・・・・・・受信レジスタ上位 ２３・・・・・・受信レジスタ下位 ２４・・・・・・制御回路
２図は従来例の構成を示すブロック図である． 主要部分の符号の説明 １２・・・・・・送信データ選択回路上位１３・・・・
・・送信データ選択回路下位２０・・・・・・エラー検
出回路上位 ２１・・・・・・エラー検出回路下位 ２２・・・・・・受信レジスタ上位 ２３・・・・・・受信レジスタ下位 ２４・・・・・・制御回路
Claims (1)
- （１）第１および第２のデータに分割された送信データ
のうち一方を選択して第１および第２の伝送経路に送出
する第１および第２の送信データ選択手段と、前記第１
および第２の伝送経路を介して受信した受信データのう
ち一方を選択する第１および第２の受信データ選択手段
と、前記第１および第２の伝送経路に対応して受信デー
タのエラーチェックを行う第１および第２のエラーチェ
ック手段と、前記第１および第２のエラーチェック手段
の前記エラーチェックの結果に応じて前記第１および第
２の送信データ選択手段と、前記第１および第２の受信
データ選択手段とを制御する制御手段とを有することを
特徴とするデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055623A JPH02234254A (ja) | 1989-03-08 | 1989-03-08 | データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055623A JPH02234254A (ja) | 1989-03-08 | 1989-03-08 | データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02234254A true JPH02234254A (ja) | 1990-09-17 |
Family
ID=13003908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055623A Pending JPH02234254A (ja) | 1989-03-08 | 1989-03-08 | データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02234254A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720994A (ja) * | 1993-06-30 | 1995-01-24 | Hitachi Ltd | 記憶システム |
| JP2009134573A (ja) * | 2007-11-30 | 2009-06-18 | Nec Corp | マルチチップ半導体装置およびデータ転送方法 |
| EP2367111A1 (en) | 2010-03-18 | 2011-09-21 | Fujitsu Limited | A data transfer system, a reception device of the data transfer system and a control method of the data transfer system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137654A (ja) * | 1985-12-10 | 1987-06-20 | Fuji Electric Co Ltd | 二重化バスの制御方式 |
-
1989
- 1989-03-08 JP JP1055623A patent/JPH02234254A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137654A (ja) * | 1985-12-10 | 1987-06-20 | Fuji Electric Co Ltd | 二重化バスの制御方式 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720994A (ja) * | 1993-06-30 | 1995-01-24 | Hitachi Ltd | 記憶システム |
| US6578100B1 (en) | 1993-06-30 | 2003-06-10 | Hitachi, Ltd. | Storage system having plural buses |
| US6581128B2 (en) | 1993-06-30 | 2003-06-17 | Hitachi, Ltd. | Storage system |
| US7120738B2 (en) | 1993-06-30 | 2006-10-10 | Hitachi, Ltd. | Storage system having data format conversion function |
| US7444467B2 (en) | 1993-06-30 | 2008-10-28 | Hitachi, Ltd. | Storage system having a semiconductor memory device which stores data and parity data permanently |
| JP2009134573A (ja) * | 2007-11-30 | 2009-06-18 | Nec Corp | マルチチップ半導体装置およびデータ転送方法 |
| EP2367111A1 (en) | 2010-03-18 | 2011-09-21 | Fujitsu Limited | A data transfer system, a reception device of the data transfer system and a control method of the data transfer system |
| US8503292B2 (en) | 2010-03-18 | 2013-08-06 | Fujitsu Limited | Data transfer system, a reception device of the data transfer system and a control method of the data transfer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02234254A (ja) | データ転送回路 | |
| JP2826774B2 (ja) | データ転送装置 | |
| JP2550273Y2 (ja) | 通信装置 | |
| JPS63299625A (ja) | デ−タ転送方式 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JPS58131844A (ja) | デ−タ伝送装置 | |
| JPH0563711A (ja) | データ収集方式 | |
| JPH02264337A (ja) | データ転送制御方式 | |
| JPH05327743A (ja) | データ通信システムの伝送路制御方法 | |
| JPH0795734B2 (ja) | ポ−リング通信用回路 | |
| JPS607577Y2 (ja) | デ−タ伝送装置 | |
| JPH02216522A (ja) | データ伝送機構付きプリンタ | |
| JPH0234215B2 (ja) | ||
| JPH08191319A (ja) | データ通信システム | |
| JPH04142646A (ja) | 情報処理システムおよびこれを構成する情報処理モジュール | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPS63209341A (ja) | デ−タ転送方式 | |
| JPS58177054A (ja) | 通信装置 | |
| JPS59100927A (ja) | デ−タ転送方式 | |
| JPH06161911A (ja) | データ転送方式 | |
| JPS6062761A (ja) | ル−プ伝送制御システム | |
| JPH04138745A (ja) | 状態情報伝送方式 | |
| JPS6146647A (ja) | デ−タ伝送システム | |
| JPH06132966A (ja) | 三重化ループデータ伝送方式 | |
| JPH04302333A (ja) | データ処理装置 |