JPH02223245A - データ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ通信システム、とりわけシリアルデー
タの通信システムに間する。

（従来の技術及び発明が解決しようとする課題）電子制
御システムの利用が広くかつ複雑になるにつれて、この
ようなシステムにデータを高い信頼性をもって送出する
ことが重要になってきている０通信リンクの複雑性と経
費をできるだけ小さくするために多重通信システム即ち
シリアル通信システムが用いられている。シリアルリン
クで通信する回路装置はできるだけ簡単で成用効率が高
く、かつ信頼性が高いことが要求される。しかしながら
、現在用いられているコーディングシステムは信頼性が
不十分であったり、あるいは複雑過ぎて装置に占める面
積が大きくなっている。１１雑過ぎるコーディングシス
テムの一例として、大きなチエツクワードを発生してデ
ータワードと一緒に送出する巡回冗長ドーディングシス
テムがあげられる。このようなコード列を発生するには
、コード化多項式を実行する大きなシフトレジスターネ
ットワークが必要となり、特定用途向は集積回路技術の
利用が増加するほどこのコーディングシステムは高価に
なる。

従来のシリアル通信システムの他の例はヨーロッパ特許
明細書第００１３１０３号及び英国特許明細書第１３７
４２２８号、同第２１４４６０６Ｂ号に記載されている
。

ヨーロッパ特許明細書第００１３１０３号のジノアル通
信システムにおいて、メツセージは２つの構成要素、即
ちアドレス部とデータ部とに分割されている。エラーチ
エツクのため、これらの２つの構成要素は２つの・別の
ブロックと解釈され、それぞれのブロックが独自のエラ
ーチエツクを有している。ブロックはクロックキングさ
れてシフトレジスタに取り入れられた後中間レジスタに
移送される０次にこのブロックの逆数が最初のシフトレ
ジスタに取り入れられる。それぞれのビットはその逆数
と比較される。即ち、シフトレジスタのワードは中間シ
フトレジスタのワードと逆の関係にあるか否かについて
比較される。

英国特許明細書第１３７４２２８号は、真のメツセージ
とその逆数とを記憶する長いシフトレジスタを用いてい
る。メツセージの真の部分と逆数の部分の対応するビッ
トを記憶するシフトレジスタの段の比較は全てのメツセ
ージを取り入れた後に行われる。全ての構成要素につい
て正しい関係が成立しない場合にエラー信号が供給され
る。

英国特許明細書第２１４４６０６Ｂ号は、データを真の
ビットと補数のビットの対として送出することによって
最終信号から直流成分を除去することを開示している。

　このエラー検出方法は完全なメツセージを取り入れた
後エラーチエツクを行う必要がある（第４図）。

本発明の目的は、信頼性が高く単純なシリアルデータ伝
送システムを提供することにある。

（課題を解決するための手段） 上ｇＬ１！課題は本発明によれば、ｎビットのデータワ
ードを伝送した後このｎビットワードの逆数を伝送し、
これらのデータワードをｎビットのシフトレジスタに取
り入れてｎ＋１ビットおよびこれ以後のビットの逆数を
ｎ＋ｎビットになるまでシフトレジスタの対応する出力
と同期比較によって検査し、比較した全てのビットが互
いに逆数である場合に受諾信号を供給し、この時シフト
レジスタに記憶されたワードが上記ｎビットのデータワ
ードの正確な逆数となることを特徴とするｎビットワー
ドの正確な伝送を検証する方法により解決される。

さらに本発明の好ましい一実施態様によると、ｎビット
のデータワードの逆数を伝送した後ｎビットのデータワ
ードを再度送出し、ｎ＋１ビットないしｎ＋２ｎビット
について逆数を検査し、もってこの時シフトレジスタに
記憶されるワードがｎビットのデータワードであってそ
の逆数ではなく、検査が２回行われる。

同様に、ｎビットのデータワードとこのｎビットのデー
タワードの逆数を交互に数回伝送して検査を３回以上行
ってもよい。

さらに、上記課題は本発明によれば、ｎビットのデータ
ワードとこのｎビットのデータワードの逆数を交互に送
出する送信機と、データを取り入れるｎビットのシフト
レジスタと、このシフトレジスタの第一段とその出力と
を比較して最初のｎビット以後に取り入れた全てのデー
タについて第一段とその出力とが互いに逆数である場合
に受諾信号を供給する手段よりなるシリアル伝送データ
の正確性を検査する装置により達成される。

（作用） 本発明において、メツセージあるいはメツセージの一部
、即ちワードは、ワードを送出し、エラー検査用にこの
ワードの逆数を発生することによって検査される。従来
の技術とは異なり、エラーの検査はメツセージが取り入
れられる際に行われる。これによって、メツセージとそ
の逆数を同時に記憶する必要がなくなる０本発明のエラ
ー検査は動的エラー検査であって記憶容量が削減できる
ため、回路装置、即ちシリコンチップの寸法が小さくな
り、よってエラー検査の完全性を阻害することなくコス
トを引き下げることができる０通常、エラー検査に用い
られる比較器は一個のみであって、全体のメツセージが
どんなに長くても例えば８ビツトのワードを用いてメツ
セージをビット毎に検査するので比較器の数が増えるこ
とはない。

（実施例） 以下、本発明のデータ伝送システムを図面に示す一実施
例に基ずいて具体的に説明する。

図面に示す通り、通信リンクに沿って送受信されるデー
タはそれぞれ８ビツトのデータワードからなる。第１図
に示すように、−回の送信に用いられる信号列は、必要
な８ピツ）のデータワードとその逆数、及び８ビツトの
データワードが再度順に連続したものから、なる。

初期データワードがロードされている８ビツトのシフト
レジスタ（１０）から８ビツトのワードをクロッキング
することによって１つの信号列を発生する。　　シフト
レジスタ（１０）には第２図に示すようにフィードバッ
クループ（１１）が設けられている。シリアルデータは
通信リンク（１２）に沿フて、この通信リンク（１２）
の受信部に設けられた同様のシフトレジスタ（１３）に
供給される。比較器（１４）は、シフトレジスタ（１３
）の出力データとこのシフトレジスタ（１３）の第１段
とを比較して、各ビットの取入れ時の比較結果が９ビツ
ト先まで逆数を示す場合に受諾信号を供給するように配
設されている。２４ビツトを伝送した後、シフトレジス
タ（１３）は８ビツトのデータワードを保持しているが
、このデータワードは一般に送信障害に起因する不正確
性の検査を２度受けている。

実用の状態においては、第３図に示すように、マイクロ
コントロラー（２０）が車両に用いられて多数の（１つ
のみ示す）遠隔システム（２１）を制御する。マイクロ
コントロラー（２０）は例太ば車両の座席やドアの内部
に配設された遠隔システムと通信するために用いられる
。遠隔システム（２１）はそれぞれ４本のワイヤーリン
クによってマイクロコントロラー（２０）と接続されて
いる。

リンク（１）は双方向データリンクであって、このリン
ク（１）にそって８ビツトのワードが伝送される。リン
ク（２）は遠隔システムのためにマイクロコントロラー
で発生したクロック信号を搬送して同期動作を維持する
。リンク（３）は任意の時間にどの回路がデータを伝送
してどの回路がデータを受信するのかを制御する方向命
令用のリンクである。リンク（４）は論理零、即ち接地
リンクであってシステムの制御基準を提供する。

代表的なデータ信号は第４図に示されている。

データは８ビツトの長さをもち、ハイ（高レベル）・ロ
ー（低レベル）・スタートビットとロー・ハイ・ストッ
プビットとによって枠組みされたフレームシーケンスを
有している。このデータは２８ビツト・ストリームを構
成し、３２クロツクパルス毎に方向が変わる。従って、
ロー・ハイ・ストップビットの後には、次に方向が変わ
るまでハイ（高レベル）状態が送出される。受信した３
巡回データビットの状態及び比較器（１３）によって検
知されるエラーの他に開始と終了の順序が監視される。

方向信号によって状態が変わると、比較＠（１４）によ
ってエラーが検知されない場合にのみ、その時シフトレ
ジスタ（１３）に取り入れられたデータが受付られる。

上記の構成によフて、伝送エラーの検査を最少の構成部
材をもって行ぢことができる。さらに、シフトレジスタ
（１０，１３）を共に信号の送受信用に用いることがで
きる。データビットはそれぞれ受信の際に比較的単純で
十分に吟味した信頼性の高いシフトレジスタ部品を用い
て検査される（本実施例のシステムにおいては、データ
の各ビットについて２回検査が行われる）。

（発明の効果） データは繰り返して送ることができ、データの訂正にな
んらの機構も必要としないのでシステムが非常に簡単に
なる。上記の通りデータはエラーのない完全な順序で受
信されるまで繰り返し送出されるので、伝送リンクの一
時的な妨嘗や異常は無視することができる。

本発明のエラー検査方法は、１個のシフトレジスタを用
いて動的エラー検査として行うことができる。換言する
と、従来の技術とは異なり、比較のためにワードとその
逆数を記憶する必要がない。

シフトレジスタは全体のメツセージより短くてもよく、
もし全体のメツセージの長さがｎビットでｍ回繰り返さ
れるならば、シフトレジスタの必要長さはｎビットのみ
でありｎｘｍ回クワクロッキングる。従来の技術では２
個以上のシフトしジスタで全体のメツセージを記憶する
必要がある。

即ち、従来の技術におけるシフトレジスタはそれぞれｍ
ｘｎビットの長さを有する必要がある。

【図面の簡単な説明】 第１図はコード列を示す図、 第２図はデータ伝送、システムの送信部と受信部の一部
を示す概略図、 第３図はデータ伝送システムのレイアウトを示す図、 第４ｒ！！ｉは実際に用いられるコードの説明図である
。 （１０）：　　シフトレジスタ （１２）：　通信リンク （１３）：　　シフトレジスタ （１４）：　比較器 図面の浄書（内容に変更なし） ｏｙｏｓｍＯ４ｃａｏｚｏ＋ｏｏｆｆ５ｇｌ！：５［ｆ
！２ｆ７ｔ５５ｍｍｏｓ＠Ｇｏｚｏｔｏ。 ＦＩＧ、１ 手続補正書（方式） １、事件の表示 平成１年特許願第２６８８７２号 ２、発明の名称 データ通信システム ３、補正をする者 事件との関係

Claims (1)

1. 【特許請求の範囲】 １、ｎビットのデータワードを伝送した後このｎビット
   ワードの逆数を伝送し、これらのデータワードをｎビッ
   トのシフトレジスタに取り入れてｎ＋１ビットおよびこ
   れ以後のビットの逆数をｎ＋ｎビットになるまでシフト
   レジスタの対応する出力と同期比較によって検査し、比
   較した全てのビットが互いに逆数である場合に受諾信号
   を供給し、この時シフトレジスタに記憶されたワードが
   上記ｎビットのデータワードの正確な逆数となることを
   特徴とするｎビットワードの伝送検査方法。 ２、ｎビットのデータワードの逆数を伝送した後ｎビッ
   トのデータワードを再度送出し、ｎ＋１ビットないしｎ
   ＋２ｎビットについて逆数を検査し、もって逆数の検査
   を２回行い、この時シフトレジスタに記憶されるワード
   がｎビットのデータワードであってその逆数ではないこ
   とを特徴とする請求項第１項記載の方法。 ３、ｎビットのデータワードとこのｎビットのデータワ
   ードの逆数を交互に数回伝送して上記検査を３回以上行
   うことを特徴とする請求項第１項または第２項記載の方
   法。 ４、ｎビットのデータワードとこのｎビットのデータワ
   ードの逆数を交互に送出する送信機と、データを取り入
   れるｎビットのシフトレジスタと、このシフトレジスタ
   の第一段とその出力とを比較して最初のｎビット以後に
   取り入れた全てのデータについて第一段とその出力とが
   互いに逆数である場合に受諾信号を供給する手段よりな
   るシリアル伝送データ検査装置。