JPH02222540A - Al―Si系配線の形成方法 - Google Patents
Al―Si系配線の形成方法Info
- Publication number
- JPH02222540A JPH02222540A JP4457189A JP4457189A JPH02222540A JP H02222540 A JPH02222540 A JP H02222540A JP 4457189 A JP4457189 A JP 4457189A JP 4457189 A JP4457189 A JP 4457189A JP H02222540 A JPH02222540 A JP H02222540A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- film
- deposited
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 230000007774 longterm Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 4
- 229910018520 Al—Si Inorganic materials 0.000 abstract 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000001816 cooling Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のiQ−Si系配線に関する。
従来、半導体装置集積回路のAn−3i系配線には保護
膜としてSin2系ガラス及びその表面に窒化珪素膜が
形成されている。Sin、系ガラスは通常CVDで堆積
され、窒化珪素は通常プラズマCvDで堆積されている
。
膜としてSin2系ガラス及びその表面に窒化珪素膜が
形成されている。Sin、系ガラスは通常CVDで堆積
され、窒化珪素は通常プラズマCvDで堆積されている
。
上記のようなAl2−5L系配線は、長期間(延べ10
00時間以上)150℃程度の温度にさらされると断線
を引き起こすという問題がある。この問題はこれまでそ
のメカニズムが解明されていないため、有効な解決策が
提案されていない0例えば、窒化珪素膜の内部応力を通
常の圧縮から引っ張りになるように、プラズマCvDで
の形成条件を変化させるとボイドが発生しにくいが、こ
の窒化珪素膜はひび割れが入りやすく実用にならない。
00時間以上)150℃程度の温度にさらされると断線
を引き起こすという問題がある。この問題はこれまでそ
のメカニズムが解明されていないため、有効な解決策が
提案されていない0例えば、窒化珪素膜の内部応力を通
常の圧縮から引っ張りになるように、プラズマCvDで
の形成条件を変化させるとボイドが発生しにくいが、こ
の窒化珪素膜はひび割れが入りやすく実用にならない。
本発明の目的は前記課題を解決したAQ−3L系配線の
形成方法を提供することにある。
形成方法を提供することにある。
前記目的を達成するため1本発明によるAρ−8i系配
線の形成方法は、Af;t−Si系配線パターン形成後
の250℃以上の熱処理工程において、急速に降温しで
AQ配線パターン中に析出したSLを微細化するもので
ある。
線の形成方法は、Af;t−Si系配線パターン形成後
の250℃以上の熱処理工程において、急速に降温しで
AQ配線パターン中に析出したSLを微細化するもので
ある。
CVDで堆積した保護膜のSin、系ガラスの表面にプ
ラズマCVDで窒化珪素膜を堆積する場合、ひび割れを
防止するために圧縮の内部応力を持つ窒化珪素膜が堆積
される。そのため、SiO□系ガラスは窒化珪素膜から
引っ張り応力(10’d i n/aJ台)を受けるこ
とになる。引っ張り応力を受けたSins系ガラスはA
ll配線に引っ張り応力を及ぼし、AQ配線中に析出し
たSiを破壊して断線の原因となる。しかし1本発明の
ようにAQ−3i系配線パターン形成後の2506C以
上の熱処理工程において、急速に降温すると5析出する
Slが微細になり、Al−3i系配線に発生する断線を
防止することができる。
ラズマCVDで窒化珪素膜を堆積する場合、ひび割れを
防止するために圧縮の内部応力を持つ窒化珪素膜が堆積
される。そのため、SiO□系ガラスは窒化珪素膜から
引っ張り応力(10’d i n/aJ台)を受けるこ
とになる。引っ張り応力を受けたSins系ガラスはA
ll配線に引っ張り応力を及ぼし、AQ配線中に析出し
たSiを破壊して断線の原因となる。しかし1本発明の
ようにAQ−3i系配線パターン形成後の2506C以
上の熱処理工程において、急速に降温すると5析出する
Slが微細になり、Al−3i系配線に発生する断線を
防止することができる。
以下に本発明の実施例を図を用いて説明する。
第1図はその一例である。眉間絶縁膜1を有する基板2
上に、AQ−1%Si膜を形成した後、フォトレジスト
工程とドライエツチング工程とによって配線パターン3
を形成する1次いで、CVDによって燐ガラス4を1−
及びプラズマCvDによって窒化珪素膜5を0.3−堆
積する。その後、400℃でセラミックパッケージに封
じ込める際に、100℃/秒で急速に降温することによ
って配線パターン3中のSiの析出6を極めて微細にす
ることができる。
上に、AQ−1%Si膜を形成した後、フォトレジスト
工程とドライエツチング工程とによって配線パターン3
を形成する1次いで、CVDによって燐ガラス4を1−
及びプラズマCvDによって窒化珪素膜5を0.3−堆
積する。その後、400℃でセラミックパッケージに封
じ込める際に、100℃/秒で急速に降温することによ
って配線パターン3中のSiの析出6を極めて微細にす
ることができる。
上記のような1−Si系配線は、1501C程度の長期
保管では断線が見られない。
保管では断線が見られない。
以上のように本発明によるときには150@C程度の長
期保管では断線発生のない半導体装置集積回路の^Ω−
Si系配線が得られる。
期保管では断線発生のない半導体装置集積回路の^Ω−
Si系配線が得られる。
第1図は本発明を説明する模式図である。
Claims (1)
- (1)An−Si系配線パターン形成後の250℃以上
の熱処理工程において、急速に降温してAl配線パター
ン中に析出したSiを微細化することを特徴とするAQ
−Si系配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4457189A JPH02222540A (ja) | 1989-02-23 | 1989-02-23 | Al―Si系配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4457189A JPH02222540A (ja) | 1989-02-23 | 1989-02-23 | Al―Si系配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02222540A true JPH02222540A (ja) | 1990-09-05 |
Family
ID=12695191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4457189A Pending JPH02222540A (ja) | 1989-02-23 | 1989-02-23 | Al―Si系配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02222540A (ja) |
-
1989
- 1989-02-23 JP JP4457189A patent/JPH02222540A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6214719B1 (en) | Method of implementing air-gap technology for low capacitance ILD in the damascene scheme | |
JPH08181210A (ja) | 半導体装置の製造方法 | |
JP3070450B2 (ja) | 多層配線形成法 | |
KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
JP3123449B2 (ja) | 多層配線形成法 | |
JPH02222540A (ja) | Al―Si系配線の形成方法 | |
JPH02246267A (ja) | 半導体装置の製造方法 | |
JPH04150030A (ja) | 半導体装置の製造方法 | |
JPH0799759B2 (ja) | 半導体装置の製造方法 | |
JPH0284729A (ja) | アルミニウム系配線 | |
JPH02206120A (ja) | アルミニウム系配線 | |
JPH077753B2 (ja) | アルミニウム合金配線の形成方法 | |
TW308730B (en) | Manufacturing method of porous dielectric in integrated circuit and integrated circuit thereof | |
JPS62154643A (ja) | 半導体装置の製造方法 | |
JPH0758199A (ja) | 半導体装置の製造方法 | |
JPH05275424A (ja) | 半導体装置の製造方法 | |
JPS62296443A (ja) | 半導体装置及びその製造方法 | |
JPH09283515A (ja) | 酸化シリコン膜形成法 | |
JPH01291430A (ja) | 半導体装置の製造方法 | |
JPH0353514A (ja) | 半導体装置の製造方法 | |
JPH02222538A (ja) | アルミニウム系配線のカバー膜形成方法 | |
JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
JPS62221120A (ja) | 半導体装置の製造方法 | |
JPS62243343A (ja) | 多層配線電極膜構造半導体装置 |