JPH02205933A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH02205933A JPH02205933A JP1025989A JP2598989A JPH02205933A JP H02205933 A JPH02205933 A JP H02205933A JP 1025989 A JP1025989 A JP 1025989A JP 2598989 A JP2598989 A JP 2598989A JP H02205933 A JPH02205933 A JP H02205933A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- interrupt
- reboot
- instruction
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012423 maintenance Methods 0.000 claims abstract description 7
- 238000011084 recovery Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はデータ処理システムに関し、特に、障害発生
によって処理が中断したシステムを破壊することなく回
復できるようなデータ処理システムに関する。
によって処理が中断したシステムを破壊することなく回
復できるようなデータ処理システムに関する。
［従来の技術および発明が解決しようとする課題］ワー
クステーションは、高性能なマイクロプロセッサを用い
て高度なソフトウェアとハードウェア機能を内蔵した小
型の高性能プロセッサシステムである。従来のワークス
テーションでは、障害が発生したとき、システム回復の
ためにリブート処理と称するシステムの再立上げを行な
う場合が少なくない。リブート処理は、コンピュータに
接続されているキーボードからリブート命令を与える方
法、ネットワークを通じてホストコンピュータにリブー
ト命令を与える方法あるいはリセットボタンの操作によ
るリセットにより実施されていた。
クステーションは、高性能なマイクロプロセッサを用い
て高度なソフトウェアとハードウェア機能を内蔵した小
型の高性能プロセッサシステムである。従来のワークス
テーションでは、障害が発生したとき、システム回復の
ためにリブート処理と称するシステムの再立上げを行な
う場合が少なくない。リブート処理は、コンピュータに
接続されているキーボードからリブート命令を与える方
法、ネットワークを通じてホストコンピュータにリブー
ト命令を与える方法あるいはリセットボタンの操作によ
るリセットにより実施されていた。
従来の命令によるリブートは、キーボード、ネットワー
ク等の制御に障害が生じた場合には実施することはでき
ず、リセット以外に対策がない場合がある。また、ネッ
トワークや他の端末装置に接続されていない孤立したワ
ークステーションでは、たとえばソフトウェアのバグで
無限ループが形成されただけでも、リセットする以外に
そのソフトウェアを終了することができない場合がある
。
ク等の制御に障害が生じた場合には実施することはでき
ず、リセット以外に対策がない場合がある。また、ネッ
トワークや他の端末装置に接続されていない孤立したワ
ークステーションでは、たとえばソフトウェアのバグで
無限ループが形成されただけでも、リセットする以外に
そのソフトウェアを終了することができない場合がある
。
一方、オペレーティングシステムによっては、上記リセ
ットを行なうと、ファイルシステムなどが破壊する場合
があった。
ットを行なうと、ファイルシステムなどが破壊する場合
があった。
それゆえに、この発明の主たる目的は、システムを保存
した状態でシステム回復処理を行なうことのできるよう
なデータ処理システムを提供することである。
した状態でシステム回復処理を行なうことのできるよう
なデータ処理システムを提供することである。
［課題を解決するための手段］
この発明に係るデータ処理システムは、障害の回復をオ
ペレータが指示するための指示手段と、障害回復指示に
応じて、該システムを回復するための割込み信号を発生
する割込み信号発生手段と、該割込み信号に応じて、シ
ステムを保全するための保全処理手段と、保全処理に応
じてシステムを再立上げする再立上げ処理手段とを備え
る。
ペレータが指示するための指示手段と、障害回復指示に
応じて、該システムを回復するための割込み信号を発生
する割込み信号発生手段と、該割込み信号に応じて、シ
ステムを保全するための保全処理手段と、保全処理に応
じてシステムを再立上げする再立上げ処理手段とを備え
る。
［作用］
障害が発生したとき、オペレータの指示によりシステム
回復のための割込み信号が発せられる。
回復のための割込み信号が発せられる。
この割込み信号に応じて、システム保全処理が行なわれ
、システム回復、システムの再立上げ処理・が行なわれ
る。したがって、この発明では、システムを破壊するこ
となく復旧することができる。
、システム回復、システムの再立上げ処理・が行なわれ
る。したがって、この発明では、システムを破壊するこ
となく復旧することができる。
［発明の実施例］
第２図はこの発明の一実施例のデータ処理システムのう
ち、特にリブート処理に用いられる主要な構成を示す概
略ブロック図である。第３図は第２図に示す割込み制御
部の構成を示す概略ブロック図である。
ち、特にリブート処理に用いられる主要な構成を示す概
略ブロック図である。第３図は第２図に示す割込み制御
部の構成を示す概略ブロック図である。
第２図および第３図を参照して、ＣＰＵ２は図示しない
主記憶部に格納されているプログラムに基づいて、図示
しない表示部、入出力部等を制御する。これにより、Ｃ
ＰＵ２が内蔵されたデータ処理システムはワークステー
ションとしての各種機能を果たす。ＣＰＵ２には、外部
割込みのための割込み制御部１が接続される。割込み制
御部１はリブート処理のための割込み信号を発生する割
込み発生部３と、ＣＰＵ２と割込み発生部３との間のイ
ンターフェイス機能を有するＣＰＵインターフェイス部
４とを備える。割込み発生部３からの割込み要求はＣＰ
Ｕインターフェイス部４を介してＣＰＵ２に与えられる
。
主記憶部に格納されているプログラムに基づいて、図示
しない表示部、入出力部等を制御する。これにより、Ｃ
ＰＵ２が内蔵されたデータ処理システムはワークステー
ションとしての各種機能を果たす。ＣＰＵ２には、外部
割込みのための割込み制御部１が接続される。割込み制
御部１はリブート処理のための割込み信号を発生する割
込み発生部３と、ＣＰＵ２と割込み発生部３との間のイ
ンターフェイス機能を有するＣＰＵインターフェイス部
４とを備える。割込み発生部３からの割込み要求はＣＰ
Ｕインターフェイス部４を介してＣＰＵ２に与えられる
。
第４図は第３図に示す割込み発生部およびＣＰＵインタ
ーフェイス部の一例の具体的な構成を示すブロック図で
ある。第４図を参照して、割込み発生部３には通常処理
を中断してリブート処理に移行するための押ボタン５が
設けられる。押ボタン５からのスイッチ信号はインバー
タ６を介してフリップフロップ７に与えられる。このス
イッチ信号に応じて、フリップフロップ７から割込みコ
ントローラ８にリクエスト信号が与えられる。ＣＰＵイ
ンターフェイス部４に設けられた割込みコントローラ８
はこのリクエスト信号に対するアクノリッジ信号をフリ
ップフロップ７に与えるとともに、ＣＰＵ２に対して割
込み要求信号を出力する。ＣＰＵ２に対する割込み要求
信号は、ＮＭＩ（Ｎｏｎ Ｍａｓｋａｂｌｅ Ｉｎ
ｔｅｒｒｕｐｔ：マスク不能割込み）を用いていてリブ
ート処理のための割込み要因が発生したとき、割込みは
常に受付けられる。ＣＰＵ２は割込み要求信号に応じて
、ＩＡＣＫ （Ｉｎｔｅｒｒｕｐｔ Ａｃｋｎｏｗｌ
ｅｄｇｅ Ｓｉｇｎａｌ：割込み肯定応答）信号を割
込みコントローラ８に出力するとともに、リブート処理
を行なう。
ーフェイス部の一例の具体的な構成を示すブロック図で
ある。第４図を参照して、割込み発生部３には通常処理
を中断してリブート処理に移行するための押ボタン５が
設けられる。押ボタン５からのスイッチ信号はインバー
タ６を介してフリップフロップ７に与えられる。このス
イッチ信号に応じて、フリップフロップ７から割込みコ
ントローラ８にリクエスト信号が与えられる。ＣＰＵイ
ンターフェイス部４に設けられた割込みコントローラ８
はこのリクエスト信号に対するアクノリッジ信号をフリ
ップフロップ７に与えるとともに、ＣＰＵ２に対して割
込み要求信号を出力する。ＣＰＵ２に対する割込み要求
信号は、ＮＭＩ（Ｎｏｎ Ｍａｓｋａｂｌｅ Ｉｎ
ｔｅｒｒｕｐｔ：マスク不能割込み）を用いていてリブ
ート処理のための割込み要因が発生したとき、割込みは
常に受付けられる。ＣＰＵ２は割込み要求信号に応じて
、ＩＡＣＫ （Ｉｎｔｅｒｒｕｐｔ Ａｃｋｎｏｗｌ
ｅｄｇｅ Ｓｉｇｎａｌ：割込み肯定応答）信号を割
込みコントローラ８に出力するとともに、リブート処理
を行なう。
第１図はリブート処理用割込み処理動作を説明するため
のフロー図である。次に、第１図ないし第４図を参照し
て、リブート処理用割込み処理動作について説明する。
のフロー図である。次に、第１図ないし第４図を参照し
て、リブート処理用割込み処理動作について説明する。
命令Ａを実行した後、命令Ｂの実行前に何らかの障害が
発生して命令Ｂを実行することができなくなった場合に
は、オペレータは押ボタン５を押圧する。押ボタン５の
押圧に応じて、リブート処理のための割込み要求信号が
ＣＰＵ２に与えられる。この割込み要求信号に応じてメ
インルーチンから割込み処理ルーチンに移行する。割込
み処理ルーチンでは、ファイルシステムの保全確保を行
なうためのシステムコールをオペレーティングシステム
に対して発行した後、システムの再立上げ処理を行なう
。システムの再立上げ処理の後、メインルーチンに移行
する。このようにして、システムを保全した後システム
の再立上げを行なうので、システムを破壊することなく
復旧することができる。
発生して命令Ｂを実行することができなくなった場合に
は、オペレータは押ボタン５を押圧する。押ボタン５の
押圧に応じて、リブート処理のための割込み要求信号が
ＣＰＵ２に与えられる。この割込み要求信号に応じてメ
インルーチンから割込み処理ルーチンに移行する。割込
み処理ルーチンでは、ファイルシステムの保全確保を行
なうためのシステムコールをオペレーティングシステム
に対して発行した後、システムの再立上げ処理を行なう
。システムの再立上げ処理の後、メインルーチンに移行
する。このようにして、システムを保全した後システム
の再立上げを行なうので、システムを破壊することなく
復旧することができる。
［発明の効果］
以上のように、この発明によれば、システムを保全した
状態でシステムの再立上げを行なうようにしたので、フ
ァイルシステムが破壊されることなく、システムのリブ
ートが可能である。したがって、開発段階にあり、その
ためにハングアップのおそれのあるソフトウェアを動作
させていた場合において、たとえシステムに障害が発生
したとしてもシステムは破壊することがないので、開発
を中断することなく行なうことができ、開発速度を向上
することができる。また、他の端末装置あるいはネット
ワークに接続されたシステムの場合には、リブート処理
を行なう際に他の端末装置等を使用する必要がないので
、それらの端末装置等を使用している使用者の作業を妨
げることがない。
状態でシステムの再立上げを行なうようにしたので、フ
ァイルシステムが破壊されることなく、システムのリブ
ートが可能である。したがって、開発段階にあり、その
ためにハングアップのおそれのあるソフトウェアを動作
させていた場合において、たとえシステムに障害が発生
したとしてもシステムは破壊することがないので、開発
を中断することなく行なうことができ、開発速度を向上
することができる。また、他の端末装置あるいはネット
ワークに接続されたシステムの場合には、リブート処理
を行なう際に他の端末装置等を使用する必要がないので
、それらの端末装置等を使用している使用者の作業を妨
げることがない。
第１図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第２図はこの発明の一実施例のデータ処
理システムのうち、特にリブート処理に用いられる主要
な構成を示す概略ブロック図である。第３図は第２図に
示す割込み制御部の構成を示す概略ブロック図である。 第４図は第３図に示す割込み発生部およびＣＰＵインタ
ーフェイス部の一例の具体的な構成を示すブロック図で
ある。 図において、１は割込み制御部、２はＣＰＵ。 ３は割込み発生部、４はＣＰＵインターフェイス部、５
は押ボタン、８は割込みコントローラを示す。 第２ｒＭ 第１図 第３図 第４ｍ
ロー図である。第２図はこの発明の一実施例のデータ処
理システムのうち、特にリブート処理に用いられる主要
な構成を示す概略ブロック図である。第３図は第２図に
示す割込み制御部の構成を示す概略ブロック図である。 第４図は第３図に示す割込み発生部およびＣＰＵインタ
ーフェイス部の一例の具体的な構成を示すブロック図で
ある。 図において、１は割込み制御部、２はＣＰＵ。 ３は割込み発生部、４はＣＰＵインターフェイス部、５
は押ボタン、８は割込みコントローラを示す。 第２ｒＭ 第１図 第３図 第４ｍ
Claims (1)
- 【特許請求の範囲】 データ処理システムであって、 障害の回復をオペレータが指示するための指示手段と、 前記指示手段の指示に応じて、障害の発生した前記シス
テムを回復させるための割込み信号を発生する割込み信
号発生手段と、 前記割込み信号発生手段の割込み信号に応じて、前記シ
ステムを保全するための保全処理手段と、前記保全処理
手段の保全処理に応じて、前記システムを再立上げする
再立上げ処理手段とを備えた、データ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1025989A JPH02205933A (ja) | 1989-02-03 | 1989-02-03 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1025989A JPH02205933A (ja) | 1989-02-03 | 1989-02-03 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205933A true JPH02205933A (ja) | 1990-08-15 |
Family
ID=12181124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1025989A Pending JPH02205933A (ja) | 1989-02-03 | 1989-02-03 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205933A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513351A (en) * | 1994-07-28 | 1996-04-30 | International Business Machines Corporation | Protecting a system during system maintenance by usage of temporary filenames in an alias table |
| EP0907154A2 (en) | 1997-10-01 | 1999-04-07 | Fujitsu Limited | Electronic purse system having a double-structured purse, ic card applicable to the electronic purse system, ic card transaction apparatus having a double-structured purse, ic card transaction system having a double-structured purse, and ic card applicable to the ic card system |
-
1989
- 1989-02-03 JP JP1025989A patent/JPH02205933A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513351A (en) * | 1994-07-28 | 1996-04-30 | International Business Machines Corporation | Protecting a system during system maintenance by usage of temporary filenames in an alias table |
| EP0907154A2 (en) | 1997-10-01 | 1999-04-07 | Fujitsu Limited | Electronic purse system having a double-structured purse, ic card applicable to the electronic purse system, ic card transaction apparatus having a double-structured purse, ic card transaction system having a double-structured purse, and ic card applicable to the ic card system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02205933A (ja) | データ処理システム | |
| JPH05314075A (ja) | オンラインコンピュータ装置 | |
| JP3016971B2 (ja) | ファイルシステム | |
| JPH03122726A (ja) | 計算機システムの運転中断／再開方式 | |
| JPH06301566A (ja) | 電子計算機システムにおけるメモリダンプ処理方式 | |
| JP2533116B2 (ja) | デ−タ処理装置 | |
| JPH0652105A (ja) | キーイン・キーアウト・シミュレーション処理によるオンライン運転管理方式 | |
| JP2545763B2 (ja) | ホットスタンバイシステムにおけるバッチ処理の再起動方式 | |
| JPH02272640A (ja) | タスク切り替え方式 | |
| JPH06250865A (ja) | ウインドウシステムの障害時対応方法 | |
| JP3102381B2 (ja) | タスクデバッグ装置、タスクデバッグ方法及びその記録媒体 | |
| JP2795246B2 (ja) | メモリ二重化システムにおける割り込み処理時の障害リカバリ装置 | |
| JPS63127316A (ja) | マイクロコンピユ−タシステムのリセツト方法 | |
| JPS62113238A (ja) | 電子計算機システムにおけるプログラム修正装置 | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPH06348377A (ja) | コンピュータシステム | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPS63298516A (ja) | 自動復旧キ−ボ−ド | |
| JPH05210647A (ja) | コンピュータシステム | |
| JPS63145548A (ja) | ホツトスタンバイシステム | |
| JPS6380335A (ja) | バツクグランドジヨブ起動方式 | |
| JPH039434A (ja) | システム構成変更方式 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPS6385915A (ja) | リセツト方式 | |
| JPS63236151A (ja) | 入出力処理装置 |