JPH02199938A - データ伝送誤り検出方式 - Google Patents
データ伝送誤り検出方式Info
- Publication number
- JPH02199938A JPH02199938A JP1018422A JP1842289A JPH02199938A JP H02199938 A JPH02199938 A JP H02199938A JP 1018422 A JP1018422 A JP 1018422A JP 1842289 A JP1842289 A JP 1842289A JP H02199938 A JPH02199938 A JP H02199938A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- transmission
- register
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 122
- 238000001514 detection method Methods 0.000 title claims description 15
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000008676 import Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 14
- 230000003252 repetitive effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 241000282887 Suidae Species 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/14—Arrangements for detecting or preventing errors in the information received by using return channel in which the signals are sent back to the transmitter to be checked ; echo systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 プロセッサ相互間をデータレジスタとコントロールレジ
スタを介して接続し、伝送データの誤り検出に反復伝送
方式を用いてデータの送受信を行う計算機システムにお
けるデータ伝送誤り検出方式に関し、 反復伝送方式による誤り検出では、データを送信中に誤
りが発生しても検出できず、誤り制御に入る迄に時間が
かかると共に、伝送障害が発生すると何回再送しても正
常な送信ができないことを解消することを目的とし、 (1)プロセッサAとプロセッサ8間で反復伝送方式を
用いてデータの送受信を行う際、プロセッサAは送信要
求(SND)を送出してプロセッサBとの間で送信権獲
得制御を行い、送信状態(SND)になった後、自己の
データレジスタにデータを書込んで、データの送信を行
い、プロセッサBは該送信されたデータを取り入れた後
、直ちに、今、受信したデータを自己のデータレジスタ
に書込んで、プロセッサAに返送し、プロセッサBが該
送信データを取り入れ、それをプロセッサAに返送した
ことをプロセッサAが検出すると、上記送信状態(SN
D)の侭、該相手のデータレジスタの内容を読み込み、
今、送信したデータと比較して、一致した時には、次の
データの送信処理に入るが、不一致の時には、コントロ
ールレジスタをクリアして再送処理に入る。(2)上記
再送処理において、プロセッサAとプロセッサBとの間
で、予め、取り決めた特定の規則に従って、該再送デー
タを変換して送信し、且つ、データ再送回数に応じて、
上記データ変換方法を変化させ、送信データと返送デー
タが一致する迄、該再送を繰り返すように構成する。
るための手段 作用 実施例 発明の効果 〔概要〕 プロセッサ相互間をデータレジスタとコントロールレジ
スタを介して接続し、伝送データの誤り検出に反復伝送
方式を用いてデータの送受信を行う計算機システムにお
けるデータ伝送誤り検出方式に関し、 反復伝送方式による誤り検出では、データを送信中に誤
りが発生しても検出できず、誤り制御に入る迄に時間が
かかると共に、伝送障害が発生すると何回再送しても正
常な送信ができないことを解消することを目的とし、 (1)プロセッサAとプロセッサ8間で反復伝送方式を
用いてデータの送受信を行う際、プロセッサAは送信要
求(SND)を送出してプロセッサBとの間で送信権獲
得制御を行い、送信状態(SND)になった後、自己の
データレジスタにデータを書込んで、データの送信を行
い、プロセッサBは該送信されたデータを取り入れた後
、直ちに、今、受信したデータを自己のデータレジスタ
に書込んで、プロセッサAに返送し、プロセッサBが該
送信データを取り入れ、それをプロセッサAに返送した
ことをプロセッサAが検出すると、上記送信状態(SN
D)の侭、該相手のデータレジスタの内容を読み込み、
今、送信したデータと比較して、一致した時には、次の
データの送信処理に入るが、不一致の時には、コントロ
ールレジスタをクリアして再送処理に入る。(2)上記
再送処理において、プロセッサAとプロセッサBとの間
で、予め、取り決めた特定の規則に従って、該再送デー
タを変換して送信し、且つ、データ再送回数に応じて、
上記データ変換方法を変化させ、送信データと返送デー
タが一致する迄、該再送を繰り返すように構成する。
本発明は、プロセッサ相互間をデータレジスタとコント
ロールレジスタを介して接続し、伝送データの誤り検出
に反復伝送方式を用いてデータの送受信を行う計算機シ
ステムにおけるデータ伝送誤り検出方式に関する。
ロールレジスタを介して接続し、伝送データの誤り検出
に反復伝送方式を用いてデータの送受信を行う計算機シ
ステムにおけるデータ伝送誤り検出方式に関する。
最近のデータ処理の多様化、処理すべきデータ量の増加
等に伴って、計算機システムに要求される処理能力の向
上は際限がなく、その処理能力を向上させる一つとして
、例えば、マルチプロセッサシステムがある。
等に伴って、計算機システムに要求される処理能力の向
上は際限がなく、その処理能力を向上させる一つとして
、例えば、マルチプロセッサシステムがある。
該マルチプロセッサシステムにおいては、プロセッサ間
通信を必要とするが、この場合、できる限り簡単な方式
で該プロセッサ間通信を行う方法として、所謂、反復伝
送方式が知られている。
通信を必要とするが、この場合、できる限り簡単な方式
で該プロセッサ間通信を行う方法として、所謂、反復伝
送方式が知られている。
然し、この反復伝送方式では、一連のデータの送信を完
了した後、受信側のプロセッサから返送されてくるデー
タを、送信側プロセッサにおいて、今、送信したデータ
を比較をする形態をとる為、誤りの検出に時間がかかる
問題があり、効果的にデータ伝送誤りを検出できる反復
伝送方式が必要とされるようになってきた。
了した後、受信側のプロセッサから返送されてくるデー
タを、送信側プロセッサにおいて、今、送信したデータ
を比較をする形態をとる為、誤りの検出に時間がかかる
問題があり、効果的にデータ伝送誤りを検出できる反復
伝送方式が必要とされるようになってきた。
〔従来の技術と発明が解決しようとする課題〕第2図は
従来のデータ伝送誤り検出方式を説明する図であり、(
a)は反復伝送方式を用いてデー夕の送受信を行う計算
機システムの概念図を示し、(b)は該計算機システム
の従来の構成例を示し、(c)は動作タイムチャートを
示している。
従来のデータ伝送誤り検出方式を説明する図であり、(
a)は反復伝送方式を用いてデー夕の送受信を行う計算
機システムの概念図を示し、(b)は該計算機システム
の従来の構成例を示し、(c)は動作タイムチャートを
示している。
伝送データの誤り検出に反復伝送方式を用いてデータの
送受信を行う従来の計算機システムでは、送信側の、例
えば、プロセッサA1が(a)図に示したコントロール
レジスター2の特定のビットを制御することで、送信権
の獲得を行い、送信状態(SND)になった後、自己の
データレジスター1にデータを書き込み、プロセッサB
1に送出し、該プロセッサBlは定期的に自己のコント
ロールレジスタ1+を監視していて、プロセッサA1か
らデータが送出されたことを検出すると、相手のプロセ
ッサAのデータレジスター1から該送信ブタを取り入れ
ることを繰り返し、一連の送信ブタの全てをプロセッサ
AIから送り終えた後、今度は、受信側のプロセッサB
1が送信権の獲得制御を行って、今、受信したデータを
返送し、送信側のプロセッサAIでは、該プロセッサB
1から返送されてくる返送データを受信して、今送信し
た一連のデータとの比較を行い、不一致があると誤り制
御を行っていた。又、該不一致発生時の誤り制御方式と
しては、同一のデータを再送するというものであった。
送受信を行う従来の計算機システムでは、送信側の、例
えば、プロセッサA1が(a)図に示したコントロール
レジスター2の特定のビットを制御することで、送信権
の獲得を行い、送信状態(SND)になった後、自己の
データレジスター1にデータを書き込み、プロセッサB
1に送出し、該プロセッサBlは定期的に自己のコント
ロールレジスタ1+を監視していて、プロセッサA1か
らデータが送出されたことを検出すると、相手のプロセ
ッサAのデータレジスター1から該送信ブタを取り入れ
ることを繰り返し、一連の送信ブタの全てをプロセッサ
AIから送り終えた後、今度は、受信側のプロセッサB
1が送信権の獲得制御を行って、今、受信したデータを
返送し、送信側のプロセッサAIでは、該プロセッサB
1から返送されてくる返送データを受信して、今送信し
た一連のデータとの比較を行い、不一致があると誤り制
御を行っていた。又、該不一致発生時の誤り制御方式と
しては、同一のデータを再送するというものであった。
上記の従来の反復伝送方式を用いたデータ伝送方式を(
b) 、 (c)図によって、更に、詳細に説明する。
b) 、 (c)図によって、更に、詳細に説明する。
先ず、各プロセッサA、B 1でのコントロールレジス
タ12の各ビットのライト時、リード時の意味付けを説
明する。
タ12の各ビットのライト時、リード時の意味付けを説
明する。
l) ライト時:
rRQsND J :送信側のプロセッサがデータ転送
を行うとき、該ビットに°1″を書き込むことにより、
送信権を要求する。
を行うとき、該ビットに°1″を書き込むことにより、
送信権を要求する。
該送信要求が受付けられる、自己のリード側のrsND
Jビットが°l′(送信状態)となり、相手のリード
側のrRCV Jビットが°1゛(受信状態)となる。
Jビットが°l′(送信状態)となり、相手のリード
側のrRCV Jビットが°1゛(受信状態)となる。
rRTSND J :送信側のプロセッサが一連のデー
タ転送を終了した時、該ビットに°l”を書き込むこと
で上記送信権を解除する。
タ転送を終了した時、該ビットに°l”を書き込むこと
で上記送信権を解除する。
該送信権が解除されると、自己のリード側のrSND
Jビットが0゛となり、相手のリード側のrRCV J
ビットがO″となる。
Jビットが0゛となり、相手のリード側のrRCV J
ビットがO″となる。
rRSTDT J :受信状態のときで、相手側のデー
タレジスタに送信データが書き込まれた状態、即ち、r
DTRDY Jが゛オン゛のとき、本ビットにl゛を書
き込むことで、該rDTRDY Jが0゛となると共に
、相手側のr BUSY Jビットが0°となる。
タレジスタに送信データが書き込まれた状態、即ち、r
DTRDY Jが゛オン゛のとき、本ビットにl゛を書
き込むことで、該rDTRDY Jが0゛となると共に
、相手側のr BUSY Jビットが0°となる。
2) リード時:
rSND J :データ送信要求が受は付けられ、送信
可能状態になっていることを表すもので、°1゛ が送
信状態を示す。
可能状態になっていることを表すもので、°1゛ が送
信状態を示す。
rRCV J :データ受信状態になっていることを表
すもので、°1゛が受信状態を示す。
すもので、°1゛が受信状態を示す。
rBUsYJ :送信状態の時、データレジスタに送信
データを書き込むと、Ill となり、相手側において
、前述のrRSTDT Jビットに°l”が書き込まれ
ると、本ビットは“0”となる。
データを書き込むと、Ill となり、相手側において
、前述のrRSTDT Jビットに°l”が書き込まれ
ると、本ビットは“0”となる。
rDTRDY J :受信状態、即ち、rRCV Jが
°1’のときで、相手側のデータレジスタに送信データ
が書き込まれると“l゛となり、前述のrRSTDT
Jビットに°l゛を書き込むと 0゛となる。
°1’のときで、相手側のデータレジスタに送信データ
が書き込まれると“l゛となり、前述のrRSTDT
Jビットに°l゛を書き込むと 0゛となる。
今、プロセッサA1がプロセッサB1にデータ転送を行
う時、各プロセッサでのコントロールレジスタ12は上
記の通りに動作するものとする。
う時、各プロセッサでのコントロールレジスタ12は上
記の通りに動作するものとする。
先ず、プロセッサA1がプロセッサBlにデ夕を転送す
るときには、該プロセッサAlは送信権を獲得する為に
、’RQSND’ を゛オン゛ とし、該データ送信要
求が受は付けられたことを示す°SND°が°オン゛
となるのを確認(このとき、プロセッサB1のコントロ
ールレジスター2の°RCV’とットが°オン”となる
)した後、送信データを自己のデータレジスター1に書
き込む(WRITE)と、自己のコントロールレジスタ
ー2の“BIISY’ が°オン°になると共に、プロ
セッサB1のコント0−ルレジスター+の“DTRDY
’を°オン°とする。
るときには、該プロセッサAlは送信権を獲得する為に
、’RQSND’ を゛オン゛ とし、該データ送信要
求が受は付けられたことを示す°SND°が°オン゛
となるのを確認(このとき、プロセッサB1のコントロ
ールレジスター2の°RCV’とットが°オン”となる
)した後、送信データを自己のデータレジスター1に書
き込む(WRITE)と、自己のコントロールレジスタ
ー2の“BIISY’ が°オン°になると共に、プロ
セッサB1のコント0−ルレジスター+の“DTRDY
’を°オン°とする。
プロセッサB1においては、定期的に自己のコントロー
ルレジスター2をリードし、’RCV’ が°オン″と
なったことを検出すると受信状態であると認識し、°口
TRDY’ が°オン” となるのを検出したならば、
該プロセッサA1のデータレジスタ11を読み出して、
該送信データを受信すると、自己のコントロールレジス
ター2の、前述のRSTDT’を “オン” とする。
ルレジスター2をリードし、’RCV’ が°オン″と
なったことを検出すると受信状態であると認識し、°口
TRDY’ が°オン” となるのを検出したならば、
該プロセッサA1のデータレジスタ11を読み出して、
該送信データを受信すると、自己のコントロールレジス
ター2の、前述のRSTDT’を “オン” とする。
この結果、自己のコントロールレジスター2の’DTR
DY’ が°オフ”になると共に、プロセッサAlのコ
ントロールレジスター2のBUSY’ ビットを゛オフ
゛ とする。
DY’ が°オフ”になると共に、プロセッサAlのコ
ントロールレジスター2のBUSY’ ビットを゛オフ
゛ とする。
プロセッサA1は、定期的に自己のコントロールレジス
ター2をリードしており、’BUSY’ビットが“オフ
゛になったことを検出すると、次の送信データをデータ
レジスター1に書き込む。
ター2をリードしており、’BUSY’ビットが“オフ
゛になったことを検出すると、次の送信データをデータ
レジスター1に書き込む。
以下、同じ動作が繰り返されて、一連のデータがプロセ
ッサAlからプロセッサB1に送信される。
ッサAlからプロセッサB1に送信される。
プロセッサA1においては、該一連のデータの送信を完
了すると、自己のコントロールレジスタ1÷の、前述の
゛RTSND″ビットを ゛オン′ とすることで、自
己のコントロールレジスター2の上記’SND’ビット
を ゛オフ′ として、プロセッサBlのコントロール
レジスタI2の°RCV’ビットを′オフ′ とする。
了すると、自己のコントロールレジスタ1÷の、前述の
゛RTSND″ビットを ゛オン′ とすることで、自
己のコントロールレジスター2の上記’SND’ビット
を ゛オフ′ として、プロセッサBlのコントロール
レジスタI2の°RCV’ビットを′オフ′ とする。
こうして、プロセッサB1がプロセッサAIからの一連
のデータ送信が完了したことを認識すると、今度は、プ
ロセッサB1が、上記’RQSND’を°オン゛として
送信権の獲得処理を行い、送信権を獲得すると、今、受
信した一連のデータを、その侭、上記と同じデータ転送
方式に従ってプロセッサAIに返送する。
のデータ送信が完了したことを認識すると、今度は、プ
ロセッサB1が、上記’RQSND’を°オン゛として
送信権の獲得処理を行い、送信権を獲得すると、今、受
信した一連のデータを、その侭、上記と同じデータ転送
方式に従ってプロセッサAIに返送する。
プロセッサA1においては、プロセッサB1から返送さ
れてくるデータを受信し、今、送信した一連のデータと
の比較を行い、不一致を検出すると、同一データを再送
するという誤り制御を行う。
れてくるデータを受信し、今、送信した一連のデータと
の比較を行い、不一致を検出すると、同一データを再送
するという誤り制御を行う。
このように、プロセッサ相互間をデータレジスタ11と
コントロールレジスタ12とを介して接続された従来の
計算機システムにおいては、送信側の、例えば、プロセ
ッサA1がデータを送信中に伝送誤りが発生したとして
も、受信側のプロセッサB1から返送データを受信して
比較する迄の間、該異常が発生していることを検出でき
ず、誤り制御に入る迄に時間がかかるという問題、及び
、該従来方式においては、送信したデータの全てを再度
受信しなければならない為、パリティチェック等により
誤り検出を行うデータ伝送方式に比べて、2倍程度の伝
送時間を必要とする問題、更に、伝送障害が発生すると
、何回再送しても、同じデータを再送している為、正常
な送信ができず、結果的にはデータ転送が不可能になる
という問題があった。
コントロールレジスタ12とを介して接続された従来の
計算機システムにおいては、送信側の、例えば、プロセ
ッサA1がデータを送信中に伝送誤りが発生したとして
も、受信側のプロセッサB1から返送データを受信して
比較する迄の間、該異常が発生していることを検出でき
ず、誤り制御に入る迄に時間がかかるという問題、及び
、該従来方式においては、送信したデータの全てを再度
受信しなければならない為、パリティチェック等により
誤り検出を行うデータ伝送方式に比べて、2倍程度の伝
送時間を必要とする問題、更に、伝送障害が発生すると
、何回再送しても、同じデータを再送している為、正常
な送信ができず、結果的にはデータ転送が不可能になる
という問題があった。
本発明は上記従来の欠点に鑑み、プロセッサ相互間をデ
ータレジスタとコントロールレジスタを介して接続し、
伝送データの誤り検出に、反復伝送方式を用いてデータ
の送受信を行う計算機システムにおける反復伝送方式に
よる誤り検出では、データを送信中に誤りが発生しても
検出できず、誤り制御に入る迄に時間がかかると共に、
伝送障害が発生すると何回再送しても正常な送信ができ
ないことを解消することができるデータ伝送誤り検出方
式を提供することを目的とするものである。
ータレジスタとコントロールレジスタを介して接続し、
伝送データの誤り検出に、反復伝送方式を用いてデータ
の送受信を行う計算機システムにおける反復伝送方式に
よる誤り検出では、データを送信中に誤りが発生しても
検出できず、誤り制御に入る迄に時間がかかると共に、
伝送障害が発生すると何回再送しても正常な送信ができ
ないことを解消することができるデータ伝送誤り検出方
式を提供することを目的とするものである。
上記の問題点は下記の如(に構成したデータ伝送誤り検
出方式によって解決される。
出方式によって解決される。
(1) プロセッサ相互間をデータレジスタとコント
ロールレジスタを介して接続し、伝送データの誤り検出
に反復伝送方式を用いてデータの送受信を行う計算機シ
ステムにおいて、 プロセッサAは送信要求(RQSND)を出して、プロ
セッサBとの間で送信権獲得制御を行い、送信状態(S
ND) となった後、自己の上記データレジスタに送信
データを書込み、上記コントロールレジスタを制御する
か、又は、その侭データを送信し、その後、該コントロ
ールレジスタを定期的に読み込んで監視を行い、 定期的な該コントロールレジスタの監視によって受信状
態(RCV)となったことを検出したプロセッサBは、
定期的に該コントロールレジスタを読み込み、データが
書込まれていることを示す制御情報(DTRDY)を検
出すると、該プロセッサAから送信されてくるデータを
、該プロセッサへのデータレジスタから読み込み、デー
タを取り入れた後、直ちに、今、受信したデータを自己
のデータレジスタに書込んでプロセッサAに送信して、
プロセッサAが読み取れる状態にした後、自己、及び、
相手のコントロールレジスタ(BUSY、 DTRDY
)を制御してデータを受信したことをプロセッサAに通
知し、 プロセッサBがデータを取り入れ、それをプロセッサA
に返送したことを検出したプロセッサAは、送信状態(
SND)の侭、相手のデータレジスタを読み込み、今、
送信したデ〜りとの比較を行い、一致した時には、次の
送信すべきデータを自己のデータレジスタに書込み、一
致しない時には、上記コントロールレジスタをクリアし
て再送処理を行い、 データ送信シーケンス(SND)中に、返送データの受
信と、送信データの正常性のチェックを行うように構成
する。
ロールレジスタを介して接続し、伝送データの誤り検出
に反復伝送方式を用いてデータの送受信を行う計算機シ
ステムにおいて、 プロセッサAは送信要求(RQSND)を出して、プロ
セッサBとの間で送信権獲得制御を行い、送信状態(S
ND) となった後、自己の上記データレジスタに送信
データを書込み、上記コントロールレジスタを制御する
か、又は、その侭データを送信し、その後、該コントロ
ールレジスタを定期的に読み込んで監視を行い、 定期的な該コントロールレジスタの監視によって受信状
態(RCV)となったことを検出したプロセッサBは、
定期的に該コントロールレジスタを読み込み、データが
書込まれていることを示す制御情報(DTRDY)を検
出すると、該プロセッサAから送信されてくるデータを
、該プロセッサへのデータレジスタから読み込み、デー
タを取り入れた後、直ちに、今、受信したデータを自己
のデータレジスタに書込んでプロセッサAに送信して、
プロセッサAが読み取れる状態にした後、自己、及び、
相手のコントロールレジスタ(BUSY、 DTRDY
)を制御してデータを受信したことをプロセッサAに通
知し、 プロセッサBがデータを取り入れ、それをプロセッサA
に返送したことを検出したプロセッサAは、送信状態(
SND)の侭、相手のデータレジスタを読み込み、今、
送信したデ〜りとの比較を行い、一致した時には、次の
送信すべきデータを自己のデータレジスタに書込み、一
致しない時には、上記コントロールレジスタをクリアし
て再送処理を行い、 データ送信シーケンス(SND)中に、返送データの受
信と、送信データの正常性のチェックを行うように構成
する。
(2)上記再送処理を行う場合、プロセッサAとプロセ
ッサBとの間で、予め、取り決めた特定の規則に従って
、該再送データを変換して送信し、且つ、データ再送回
数に応じて、上記データ変換方法を変化させ、送信デー
タと返送データが一致する迄、該再送を繰り返すように
構成する。
ッサBとの間で、予め、取り決めた特定の規則に従って
、該再送データを変換して送信し、且つ、データ再送回
数に応じて、上記データ変換方法を変化させ、送信デー
タと返送データが一致する迄、該再送を繰り返すように
構成する。
即ち、本発明によれば、プロセッサ相互(プロセッサA
とプロセッサB)間をデータレジスタとコントロールレ
ジスタを介して接続し、伝送データの誤り検出に反復伝
送方式を用いてデータの送受信を行う計算機システムに
おいて、データ伝送誤りを検出するのに、データ送信権
(送信状態(SND) )を獲得したプロセッサが、自
己のデータレジスタに送信データを書き込み、相手プロ
セッサにデータの送信を行うと、相手プロセッサでは定
期的に自己コントロールレジスタを監視しており、該デ
ータの送信があったことを示す制御ビット’DTRDY
’を検出すると、該送信側プロセッサのデータレジスタ
を読み取り、該送信データを受信すると、本発明の場合
には、今、受信したデータを即座に、自己のデータレジ
スタに書き込んで、自己のコントロールレジスタの制御
ビット RSTDT’を°オン” とする。この結果、
受信側のコントロールレジスタの上記’DTRDY’が
゛オフ″になると共に、送信側のコントロールレジスタ
の°BUSY’を°オフ″ とする。
とプロセッサB)間をデータレジスタとコントロールレ
ジスタを介して接続し、伝送データの誤り検出に反復伝
送方式を用いてデータの送受信を行う計算機システムに
おいて、データ伝送誤りを検出するのに、データ送信権
(送信状態(SND) )を獲得したプロセッサが、自
己のデータレジスタに送信データを書き込み、相手プロ
セッサにデータの送信を行うと、相手プロセッサでは定
期的に自己コントロールレジスタを監視しており、該デ
ータの送信があったことを示す制御ビット’DTRDY
’を検出すると、該送信側プロセッサのデータレジスタ
を読み取り、該送信データを受信すると、本発明の場合
には、今、受信したデータを即座に、自己のデータレジ
スタに書き込んで、自己のコントロールレジスタの制御
ビット RSTDT’を°オン” とする。この結果、
受信側のコントロールレジスタの上記’DTRDY’が
゛オフ″になると共に、送信側のコントロールレジスタ
の°BUSY’を°オフ″ とする。
送信側のプロセッサでも、自己のコントロールレジスタ
を定期的に監視しており、上記制御ビット “BUSY
”が°オフ゛になったことを検出すると、本発明の場合
には、次の送信データを自己のデータレジスタに書き込
む前に、相手プロセッサのデータレジスタをリードし、
今、送信したデータと比較を行い、一致した時には、次
のデータ転送動作に入るが、一致しない時は、今、送信
が失敗したデータを再度送信して誤り制御を行った後に
、次のデータ送信を行うように動作する。この動作を最
終データの送信が完了する迄繰り返す。
を定期的に監視しており、上記制御ビット “BUSY
”が°オフ゛になったことを検出すると、本発明の場合
には、次の送信データを自己のデータレジスタに書き込
む前に、相手プロセッサのデータレジスタをリードし、
今、送信したデータと比較を行い、一致した時には、次
のデータ転送動作に入るが、一致しない時は、今、送信
が失敗したデータを再度送信して誤り制御を行った後に
、次のデータ送信を行うように動作する。この動作を最
終データの送信が完了する迄繰り返す。
又、上記再送制御を行う場合、本発明においては、プロ
セッサAとプロセッサ8間で、予め、取り決めた規則に
従って、例えば、再送1回目は、送信側のプロセッサA
は再送すべきデータを全ビット反転した後、本データを
自己のデータレジスタに書き込んで相手プロセッサに送
信し、本デタを受信したプロセッサBは、本受信データ
をその侭の形で自己のデータレジスタに書き込んで返送
した後、該規則に基づいて、該データを全ビット反転し
て受信データとして取り込むようにする。
セッサAとプロセッサ8間で、予め、取り決めた規則に
従って、例えば、再送1回目は、送信側のプロセッサA
は再送すべきデータを全ビット反転した後、本データを
自己のデータレジスタに書き込んで相手プロセッサに送
信し、本デタを受信したプロセッサBは、本受信データ
をその侭の形で自己のデータレジスタに書き込んで返送
した後、該規則に基づいて、該データを全ビット反転し
て受信データとして取り込むようにする。
2回目の再送時には、全ビットではなくて、特定のビッ
トのみ反転して再送する。以下、予め、定められた再送
規則に従って、一致出力が得られる迄、繰り返す。
トのみ反転して再送する。以下、予め、定められた再送
規則に従って、一致出力が得られる迄、繰り返す。
一般に、伝送誤りは、特定の1ビツトの障害であること
が多いので、上記の手段を用いて再送することにより、
何回目かには、必ず、一致が得られることになると共に
、何回目で一致したかにより、障害ビットを特定するこ
とが容易になる。
が多いので、上記の手段を用いて再送することにより、
何回目かには、必ず、一致が得られることになると共に
、何回目で一致したかにより、障害ビットを特定するこ
とが容易になる。
このように機能するので、送信側プロセッサがデータを
送信中に誤りが発生した場合、即座に、その誤りを検出
できる。又、送信側プロセッサにおける返送データの受
信と、データの正常性のチニックがデータ送信(SND
) シーケンスの際中に行われる為、従来の伝送方式に
比べて約1/2の時間で伝送を終了させることができ、
パリティチェック方式による伝送時間と同等の伝送時間
を実現しながら、誤り訂正符号(ECC)機構等の特殊
な回路を設けることなく、全ビットのデータ誤りを検出
できる。更に、伝送障害が発生しても、送信すべきデー
タを送信可能なパターンに変換して再送することができ
る為、データ転送を継続させることができる効果がある
。
送信中に誤りが発生した場合、即座に、その誤りを検出
できる。又、送信側プロセッサにおける返送データの受
信と、データの正常性のチニックがデータ送信(SND
) シーケンスの際中に行われる為、従来の伝送方式に
比べて約1/2の時間で伝送を終了させることができ、
パリティチェック方式による伝送時間と同等の伝送時間
を実現しながら、誤り訂正符号(ECC)機構等の特殊
な回路を設けることなく、全ビットのデータ誤りを検出
できる。更に、伝送障害が発生しても、送信すべきデー
タを送信可能なパターンに変換して再送することができ
る為、データ転送を継続させることができる効果がある
。
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、(a)は
システムの構成例を示し、(b)は動作シーケンスを示
していて、データ送信(SND)シーケンス中に、受信
側プロセッサにおいて、該受信データをその侭の形で返
送し、送信側プロセッサでは該返送されたデータを、今
、送信したデータと比較する手段、及び、該比較処理で
誤りが検出された場合には、送信データを、特定の規則
に従って、全ビット、又は、一部を反転して再送する手
段が本発明を実施するのに必要な手段である。尚、全図
を通して同じ符号は同じ対象物を示している。
システムの構成例を示し、(b)は動作シーケンスを示
していて、データ送信(SND)シーケンス中に、受信
側プロセッサにおいて、該受信データをその侭の形で返
送し、送信側プロセッサでは該返送されたデータを、今
、送信したデータと比較する手段、及び、該比較処理で
誤りが検出された場合には、送信データを、特定の規則
に従って、全ビット、又は、一部を反転して再送する手
段が本発明を実施するのに必要な手段である。尚、全図
を通して同じ符号は同じ対象物を示している。
以下、第1図によって、本発明のデータ伝送誤り検出方
式を説明する。
式を説明する。
本発明を実施しても、コントロールレジスター÷を制御
、監視しながら行う反復伝送方式の基本的な動作は従来
方式と特に変わることはないので省略し、ここでは、デ
ータ送信(SND) シーケンス中に、受信側プロセッ
サにおいて、該受信データをその侭のかたちで返送し、
送信側プロセッサでは該返送されたデータを、今、送信
したデータと比較し、該比較処理で誤りが検出された場
合には、特定の規則で送信データの全部、又は、一部を
反転して再送する手段を中心にして、本発明のデータ伝
送誤り検出方式を説明する。
、監視しながら行う反復伝送方式の基本的な動作は従来
方式と特に変わることはないので省略し、ここでは、デ
ータ送信(SND) シーケンス中に、受信側プロセッ
サにおいて、該受信データをその侭のかたちで返送し、
送信側プロセッサでは該返送されたデータを、今、送信
したデータと比較し、該比較処理で誤りが検出された場
合には、特定の規則で送信データの全部、又は、一部を
反転して再送する手段を中心にして、本発明のデータ伝
送誤り検出方式を説明する。
本実施例においても、プロセッサAIからプロセッサB
lへのデータ転送を例にする。
lへのデータ転送を例にする。
第1図(a)のコントロールレジスター2の構成例から
明らかなように、本発明においては、従来方式では無か
ったr FRST Jビットが設けられている。該ビッ
トは、データ転送(SND)シーケンス中に、本発明の
誤り検出を行い、誤りが検出された場合、誤り制御を行
う為、該データ送信を強制的に中断させるとき、送信側
のプロセッサがl゛を書き込むことで、該送信側のプロ
セッサ、及び、受信側のプロセッサのコントロールレジ
スタ12をクリアすることができる。
明らかなように、本発明においては、従来方式では無か
ったr FRST Jビットが設けられている。該ビッ
トは、データ転送(SND)シーケンス中に、本発明の
誤り検出を行い、誤りが検出された場合、誤り制御を行
う為、該データ送信を強制的に中断させるとき、送信側
のプロセッサがl゛を書き込むことで、該送信側のプロ
セッサ、及び、受信側のプロセッサのコントロールレジ
スタ12をクリアすることができる。
前述のように、プロセッサAIがプロセッサBlにデー
タを転送する時には、該送信側のプロセッサAlは送信
権を獲得する為に、自己のコントロールレジスタ12の
°RIIISND’を゛オン1 とし、’SND’ ヒ
ツトが°オン゛(送信状態)となるのを確認した後、そ
の侭、送信データを自己のデータレジスタ11に書き込
む。
タを転送する時には、該送信側のプロセッサAlは送信
権を獲得する為に、自己のコントロールレジスタ12の
°RIIISND’を゛オン1 とし、’SND’ ヒ
ツトが°オン゛(送信状態)となるのを確認した後、そ
の侭、送信データを自己のデータレジスタ11に書き込
む。
プロセッサB1は自己のコントロールレジスタ12を定
期的にリードしており、’RCV’ ビットが“オン゛
となったことを検出したならば、受信状態と認識し、送
信側のプロセッサがデータレジスタに送信データを書き
込んだことを示すDTRDY’が°オン° となるのを
検出すると、該送信側(相手側)のプロセッサAIのデ
ータレジスタ11を読み取り、該送信データを受信し、
本発明においては、今、受信したデータを即座に、自己
のデータレジスタ11に書き込んだ後、自己のコントロ
ールレジスタ12の゛R3TDT’ビットを“オン′
とする。((b)図の動作シーケンス参照)プロセッサ
AIにおいても、自己のコントロールレジスタ12を定
期的にリードしており、’BUSY°ビットが“オン゛
となったことを検出すると、本発明の場合には、次の
データを自己のデータレジスタ11に書き込む前に、デ
ータ送信(SND) シーケンス中でも、相手側プロ
セッサ、即ち、プロセッサB1のデータレジスタtiを
読み取り、1亥返送データを受信して、今、送信したデ
ータと比較を行い、一致した時には、(b)図の動作シ
ーケンスに示した如く、次のデータ転送に入る。
期的にリードしており、’RCV’ ビットが“オン゛
となったことを検出したならば、受信状態と認識し、送
信側のプロセッサがデータレジスタに送信データを書き
込んだことを示すDTRDY’が°オン° となるのを
検出すると、該送信側(相手側)のプロセッサAIのデ
ータレジスタ11を読み取り、該送信データを受信し、
本発明においては、今、受信したデータを即座に、自己
のデータレジスタ11に書き込んだ後、自己のコントロ
ールレジスタ12の゛R3TDT’ビットを“オン′
とする。((b)図の動作シーケンス参照)プロセッサ
AIにおいても、自己のコントロールレジスタ12を定
期的にリードしており、’BUSY°ビットが“オン゛
となったことを検出すると、本発明の場合には、次の
データを自己のデータレジスタ11に書き込む前に、デ
ータ送信(SND) シーケンス中でも、相手側プロ
セッサ、即ち、プロセッサB1のデータレジスタtiを
読み取り、1亥返送データを受信して、今、送信したデ
ータと比較を行い、一致した時には、(b)図の動作シ
ーケンスに示した如く、次のデータ転送に入る。
若し、不一致を検出した時には、自己のコントロールレ
ジスタ12の上記’l’RsT’ ビットを″オン゛
として、該送信シーケンスを一旦中断した後、再度、“
RQSND″を“オン”として、今、送信を失敗したデ
ータに、予め、プロセッサA1とプロセッサB1との間
で決めておいた規則に従って、例えば、再送1回目は全
ビット反転するという、本発明の誤り制御を行った後、
自己のデータレジスタ11に書き込み、本データを受信
したプロセッサB1では、本受信データをその侭の形で
自己のデータレジスタ11に書き込み返送データとした
後、全ビットを反転したものを受信データとして取り込
むように動作する。
ジスタ12の上記’l’RsT’ ビットを″オン゛
として、該送信シーケンスを一旦中断した後、再度、“
RQSND″を“オン”として、今、送信を失敗したデ
ータに、予め、プロセッサA1とプロセッサB1との間
で決めておいた規則に従って、例えば、再送1回目は全
ビット反転するという、本発明の誤り制御を行った後、
自己のデータレジスタ11に書き込み、本データを受信
したプロセッサB1では、本受信データをその侭の形で
自己のデータレジスタ11に書き込み返送データとした
後、全ビットを反転したものを受信データとして取り込
むように動作する。
上記誤り制御は、上記のように、再送の第1回目は、例
えば、全ビット反転して再送するが、第2回目は、特定
のビットのみを反転する等、再送回数に対応して、送信
データの変換規則を、予め、定めておくことにより、第
何回目で一致が得られたかにより、伝送障害を起こして
いるビットを特定することが容易になる。
えば、全ビット反転して再送するが、第2回目は、特定
のビットのみを反転する等、再送回数に対応して、送信
データの変換規則を、予め、定めておくことにより、第
何回目で一致が得られたかにより、伝送障害を起こして
いるビットを特定することが容易になる。
上記の説明はプロセッサA1からプロセッサB1にデー
タを転送するものとして説明したが、逆に、プロセッサ
BlからプロセッサA1にデータを転送する場合にも、
同様に機能することは明らかである。
タを転送するものとして説明したが、逆に、プロセッサ
BlからプロセッサA1にデータを転送する場合にも、
同様に機能することは明らかである。
尚、上記の実施例においては、送信状態(SND)を確
認したプロセッサは、その侭、自己のデータレジスタに
送信データを書き込む例で説明したが、このとき、コン
トロールレジスタI2の’1ビット、例えば、データ書
き込みビットを“オン° とした後、該送信データをデ
ータレジスタに書き込むようにしてもよい。
認したプロセッサは、その侭、自己のデータレジスタに
送信データを書き込む例で説明したが、このとき、コン
トロールレジスタI2の’1ビット、例えば、データ書
き込みビットを“オン° とした後、該送信データをデ
ータレジスタに書き込むようにしてもよい。
このように、本発明は、プロセッサ相互間をデータレジ
スタとコントロールレジスタを介して接続し、伝送デー
タの誤り検出に反復伝送方式を用いてデータの送受信を
行う計算機システムにおいて、データ送信(SND)シ
ーケンス中に、受信側プロセッサにおいて、該受信デー
タをその侭のかたちで返送し、送信側プロセッサでは該
返送されたデータを、今、送信したデータと比較するこ
とで、データ送信(SND)中に誤りが発生した場合で
も、即座に、その誤りを検出できるようにすると共に、
該誤り検出時の誤り制御において、送信データの全部、
又は、一部を、特定の規則に従って反転して再送するこ
とで、伝送障害が発生しても、送信すべきデータを送信
可能なパターンに変換して再送し、データ転送を継続さ
せることができるようにした所に特徴がある。
スタとコントロールレジスタを介して接続し、伝送デー
タの誤り検出に反復伝送方式を用いてデータの送受信を
行う計算機システムにおいて、データ送信(SND)シ
ーケンス中に、受信側プロセッサにおいて、該受信デー
タをその侭のかたちで返送し、送信側プロセッサでは該
返送されたデータを、今、送信したデータと比較するこ
とで、データ送信(SND)中に誤りが発生した場合で
も、即座に、その誤りを検出できるようにすると共に、
該誤り検出時の誤り制御において、送信データの全部、
又は、一部を、特定の規則に従って反転して再送するこ
とで、伝送障害が発生しても、送信すべきデータを送信
可能なパターンに変換して再送し、データ転送を継続さ
せることができるようにした所に特徴がある。
以上、詳細に説明したように、本発明のデータ伝送誤り
検出方式は、プロセッサ相互間(プロセサAとプロセサ
8間)をデータレジスタとコントロールレジスタを介し
て接続し、伝送データの誤り検出に、反復伝送方式を用
いてデータの送受信を行う計算機システムにおいてデー
タ伝送誤り検出するのに、(1)プロセッサAは送信要
求(SND)を送出してプロセッサBとの間で送信権獲
得制御を行い、送信状態(SND)になった後、自己の
データレジスタにデータを書込んで、データの送信を行
い、プロセッサBは該送信されたデータを取り入れた後
、直ちに、今、受信したデータを自己のデータレジスタ
に書込んで、プロセッサAに返送し、プロセッサBが該
送信データを取り入れ、それをプロセッサAに返送した
ことをプロセッサAが検出すると、上記送信状態(SN
D)の侭、該相手のデータレジスタの内容を読み込み、
今、送信したデータと比較し、一致した時には、次のデ
ータの送信処理に入るが、不一致の時には、コントロー
ルレジスタをクリアして再送処理に入る。(2)上記再
送処理において、プロセッサAとプロセッサBとの間で
、予め、取り決めた特定の規則に従って、該再送データ
を変換して送信し、且つ、データ再送回数に応じて、上
記データ変換方法を変化させ、送信データと返送データ
が一致する迄、該再送を繰り返すようにしたものである
ので、送信側プロセッサがデータを送信中に誤りが発生
した場合、即座に、その誤りを検出できる。又、送信側
プロセッサにおける返送データの受信と、データの正常
性のチェックがデータ送信(SND) シーケンスの際
中に行われる為、従来の伝送方式に比べて約1/2の時
間で伝送を終了させることができ、バリティチェック方
式による伝送時間と同等の伝送時間を実現しながら、誤
り訂正符号(ECC)機構等の特殊な回路を設けること
なく、全ビットのデータ誤りを検出できる。更に、伝送
障害が発生しても、送信すべきデータを送信可能なパタ
ーンに変換して再送することができる為、データ転送を
継続させることができる効果がある。
検出方式は、プロセッサ相互間(プロセサAとプロセサ
8間)をデータレジスタとコントロールレジスタを介し
て接続し、伝送データの誤り検出に、反復伝送方式を用
いてデータの送受信を行う計算機システムにおいてデー
タ伝送誤り検出するのに、(1)プロセッサAは送信要
求(SND)を送出してプロセッサBとの間で送信権獲
得制御を行い、送信状態(SND)になった後、自己の
データレジスタにデータを書込んで、データの送信を行
い、プロセッサBは該送信されたデータを取り入れた後
、直ちに、今、受信したデータを自己のデータレジスタ
に書込んで、プロセッサAに返送し、プロセッサBが該
送信データを取り入れ、それをプロセッサAに返送した
ことをプロセッサAが検出すると、上記送信状態(SN
D)の侭、該相手のデータレジスタの内容を読み込み、
今、送信したデータと比較し、一致した時には、次のデ
ータの送信処理に入るが、不一致の時には、コントロー
ルレジスタをクリアして再送処理に入る。(2)上記再
送処理において、プロセッサAとプロセッサBとの間で
、予め、取り決めた特定の規則に従って、該再送データ
を変換して送信し、且つ、データ再送回数に応じて、上
記データ変換方法を変化させ、送信データと返送データ
が一致する迄、該再送を繰り返すようにしたものである
ので、送信側プロセッサがデータを送信中に誤りが発生
した場合、即座に、その誤りを検出できる。又、送信側
プロセッサにおける返送データの受信と、データの正常
性のチェックがデータ送信(SND) シーケンスの際
中に行われる為、従来の伝送方式に比べて約1/2の時
間で伝送を終了させることができ、バリティチェック方
式による伝送時間と同等の伝送時間を実現しながら、誤
り訂正符号(ECC)機構等の特殊な回路を設けること
なく、全ビットのデータ誤りを検出できる。更に、伝送
障害が発生しても、送信すべきデータを送信可能なパタ
ーンに変換して再送することができる為、データ転送を
継続させることができる効果がある。
をそれぞれ示す。
第1図は本発明の一実施例を示した図。
第2図は従来のデータ伝送誤り検出方式を説明する図。
である。
図面において、
lはプロセッサA、プロセッサB。
11はデータレジスタ。
12はコントロールレジスタ。
RGSND、 SND、 RCV、 〜はコントロール
レジスタ内の制御ビット。 (α) (α) 千シシ≦B月〆フ一9〔夢i4ンリ1し示し丁。瓜]v
1記(!nυ (hン ′lI芝塾のテ′−タ仏貧3%ソ萩出方式1に1月1ろ
口’J2!O(イの;) O ト
レジスタ内の制御ビット。 (α) (α) 千シシ≦B月〆フ一9〔夢i4ンリ1し示し丁。瓜]v
1記(!nυ (hン ′lI芝塾のテ′−タ仏貧3%ソ萩出方式1に1月1ろ
口’J2!O(イの;) O ト
Claims (2)
- (1)プロセッサ相互間をデータレジスタ(11)とコ
ントロールレジスタ(12)を介して接続し、伝送デー
タの誤り検出に反復伝送方式を用いてデータの送受信を
行う計算機システムにおいて、 プロセッサA(1)は送信要求(RQSND)を出して
、プロセッサB(1)との間で送信権獲得制御を行い、
送信状態(SND)となった後、自己の上記データレジ
スタ(11)に送信データを書込み、上記コントロール
レジスタ(12)を制御するか、又は、その侭データを
送信し、その後、該コントロールレジスタ(12)を定
期的に読み込んで監視を行い、定期的な該コントロール
レジスタ(12)の監視によって受信状態(RCV)と
なったことを検出したプロセッサB(1)は、定期的に
該コントロールレジスタ(12)を読み込み、データが
書込まれていることを示す制御情報(DTRDY)を検
出すると、該プロセッサA(1)から送信されてくるデ
ータを、該プロセッサA(1)のデータレジスタ(11
)から読み込み、データを取り入れた後、直ちに、今、
受信したデータを自己のデータレジスタ(11)に書込
んでプロセッサA(1)に送信して、プロセッサA(1
)が読み取れる状態にした後、自己、及び、相手のコン
トロールレジスタ(11)(BUSY、DTRDY)を
制御してデータを受信したことをプロセッサA(1)に
通知し、 プロセッサB(1)がデータを取り入れ、それをプロセ
ッサA(1)に返送したことを検出したプロセッサA(
1)は、送信状態(SND)の侭、相手のデータレジス
タ(11)を読み込み、今、送信したデータとの比較を
行い、一致した時には、次の送信すべきデータを自己の
データレジスタ(11)に書込み、一致しない時には、
上記コントロールレジスタ(12)をクリアして再送処
理を行い、 データ送信シーケンス(SND)中に、返送データの受
信と、送信データの正常性のチェックを行うことを特徴
とするデータ伝送誤り検出方式。 - (2)上記再送処理を行う場合、プロセッサA(1)と
プロセッサB(1)との間で、予め、取り決めた特定の
規則に従って、該再送データを変換して送信し、且つ、
データ再送回数に応じて、上記データ変換方法を変化さ
せ、送信データと返送データが一致する迄、該再送を繰
り返すことを特徴とする請求項1に記載のデータ伝送誤
り検出方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1018422A JPH0691513B2 (ja) | 1989-01-27 | 1989-01-27 | データ伝送誤り検出方式 |
US07/470,793 US5193093A (en) | 1989-01-27 | 1990-01-26 | Data transfer process with loop checking |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1018422A JPH0691513B2 (ja) | 1989-01-27 | 1989-01-27 | データ伝送誤り検出方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02199938A true JPH02199938A (ja) | 1990-08-08 |
JPH0691513B2 JPH0691513B2 (ja) | 1994-11-14 |
Family
ID=11971213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1018422A Expired - Lifetime JPH0691513B2 (ja) | 1989-01-27 | 1989-01-27 | データ伝送誤り検出方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5193093A (ja) |
JP (1) | JPH0691513B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990024602A (ko) | 1997-09-04 | 1999-04-06 | 윤종용 | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 |
DE19842506A1 (de) * | 1998-09-17 | 2000-03-23 | Volkswagen Ag | Verfahren und Vorrichtung zur Überwachung von Signalen bei vernetzten Systemen |
EP1515345A1 (en) * | 1999-02-02 | 2005-03-16 | Fujitsu Limited | Test method and test circuit for electronic device |
US7010730B1 (en) * | 2000-11-01 | 2006-03-07 | Sunrise Telecom Incorporated | System and method for testing the upstream channel of a cable network |
GB2370478A (en) * | 2000-12-22 | 2002-06-26 | Innovision Res & Technology Lt | Data communication apparatus for a board game |
US20030070126A1 (en) * | 2001-09-14 | 2003-04-10 | Werner Carl W. | Built-in self-testing of multilevel signal interfaces |
FI20022297A (fi) * | 2002-12-31 | 2004-07-01 | Nokia Corp | Menetelmä muistikomponenttien sisältöjen vertailemiseksi |
US7036054B2 (en) * | 2003-07-02 | 2006-04-25 | Nokia Corporation | Memory bus checking procedure |
US7346401B2 (en) * | 2004-05-25 | 2008-03-18 | International Business Machines Corporation | Systems and methods for providing constrained optimization using adaptive regulatory control |
US7328299B2 (en) * | 2004-11-23 | 2008-02-05 | Atmel Corporation | Interface for compressed data transfer between host system and parallel data processing system |
BRPI0722145A2 (pt) * | 2007-11-29 | 2014-04-15 | Airbus Operations Gmbh | Sistema e método para arquivamento de dados. |
TW201209580A (en) * | 2010-08-27 | 2012-03-01 | Hon Hai Prec Ind Co Ltd | System and method for testing PCI-E switch |
KR102607821B1 (ko) * | 2022-11-16 | 2023-11-29 | 주식회사 록시스 | 위치 기반 데이터 통신 시스템 및 그것의 동작방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237544A (ja) * | 1985-04-12 | 1986-10-22 | Taisei Corp | 非同期シリアル伝送方式 |
JPS63135033A (ja) * | 1986-11-27 | 1988-06-07 | Toshiba Corp | デ−タ伝送方式 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB948519A (en) * | 1961-11-10 | 1964-02-05 | Ass Elect Ind | Improvements relating to arrangements for detecting signal transmission errors in telegraph and like systems |
US3453592A (en) * | 1962-11-13 | 1969-07-01 | Nippon Electric Co | Delay time control system for signal check or correction |
FR1354839A (fr) * | 1962-11-15 | 1964-03-13 | Sagem | Système de transmission de données à correction automatique d'erreurs |
DE1218509B (de) * | 1963-06-10 | 1966-06-08 | Siemens Ag | Verfahren und Schaltungsanordnung fuer die gesicherte UEbertragung von Codezeichen nach dem Ruecksendeverfahren |
US4070648A (en) * | 1976-06-18 | 1978-01-24 | Ncr Corporation | Computer to computer communication system |
JPS54150907A (en) * | 1978-05-19 | 1979-11-27 | Fujitsu Ltd | Loop test control system |
JPS56164654A (en) * | 1980-05-23 | 1981-12-17 | Tech Res & Dev Inst Of Japan Def Agency | Data transmitting and receiving device |
-
1989
- 1989-01-27 JP JP1018422A patent/JPH0691513B2/ja not_active Expired - Lifetime
-
1990
- 1990-01-26 US US07/470,793 patent/US5193093A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237544A (ja) * | 1985-04-12 | 1986-10-22 | Taisei Corp | 非同期シリアル伝送方式 |
JPS63135033A (ja) * | 1986-11-27 | 1988-06-07 | Toshiba Corp | デ−タ伝送方式 |
Also Published As
Publication number | Publication date |
---|---|
US5193093A (en) | 1993-03-09 |
JPH0691513B2 (ja) | 1994-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI92262B (fi) | Joustava väyläjärjestelmä | |
JPH02199938A (ja) | データ伝送誤り検出方式 | |
JPS6011495B2 (ja) | エラ−検査システム | |
US5574865A (en) | System for data transfer protection during module connection/disconnection onto live bus | |
CN101656595B (zh) | 传输系统、设备和方法 | |
US7120846B2 (en) | Data transmission device, data receiving device, data transfer device and method | |
US6604161B1 (en) | Translation of PCI level interrupts into packet based messages for edge event drive microprocessors | |
JPS6072351A (ja) | パケツト通信システムの動作状態監視方法 | |
JPH02266728A (ja) | データ伝送誤り制御方式 | |
JPH0535616A (ja) | データ転送システム | |
JPS6239929A (ja) | デ−タ伝送装置 | |
JPH09326782A (ja) | シリアル通信方法 | |
JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
JPS61260351A (ja) | マルチプロセサ装置 | |
JPS62202251A (ja) | デ−タリトライ転送方式 | |
JPS62219057A (ja) | デ−タ送信装置 | |
JPS6233784B2 (ja) | ||
JPH0298711A (ja) | 数値制御データ転送チェック方式 | |
JPH0822423A (ja) | バス障害処理回路 | |
JPH01238241A (ja) | データ再送制御方式 | |
JPH043699B2 (ja) | ||
JPS63136851A (ja) | デ−タ通信装置 | |
JPH02188852A (ja) | データ処理装置 | |
JPS6010466B2 (ja) | メツセ−ジ伝送方式 |