JPH0217978B2 - - Google Patents
Info
- Publication number
- JPH0217978B2 JPH0217978B2 JP56061176A JP6117681A JPH0217978B2 JP H0217978 B2 JPH0217978 B2 JP H0217978B2 JP 56061176 A JP56061176 A JP 56061176A JP 6117681 A JP6117681 A JP 6117681A JP H0217978 B2 JPH0217978 B2 JP H0217978B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal device
- speed data
- buffer memory
- data
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 35
- 230000005540 biological transmission Effects 0.000 claims description 21
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008676 import Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Small-Scale Networks (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は、ループ伝送システムにおいて高速デ
ータ伝送路と複数の端末装置との間に設置される
端局装置の改良に関する。
ータ伝送路と複数の端末装置との間に設置される
端局装置の改良に関する。
従来の端局装置の構成について、第１図により
説明する。
説明する。
端局装置１００は、電文を多重化したデータを
伝送する高速データ伝送線５００に分岐装置４０
０を介して接続され、またバス３００を介して端
末装置２１０〜2n0に接続される。端局装置１０
０は、高速データ伝送路５００より送られてくる
データを、分岐装置４００を通して高速データ送
受信回路１１０で受信する。このデータは第２図
のように、局識別子６００と端末装置識別子７０
０および情報部８００より成つている。端局装置
１００には、低速データ送受信回路１３１〜１３
ｎが端末装置２１０〜２ｎ０対応に設けられてお
り、また全ての低速データ送受信回路（したがつ
て全端末装置）に共通のバツフアメモリ１２０が
設けられている。高速データ送受回路１１０は、
高速データ伝送路５００より受信したデータから
自局宛のものを識別し、共通バツフア・メモリ１
２０に順番に蓄える。
伝送する高速データ伝送線５００に分岐装置４０
０を介して接続され、またバス３００を介して端
末装置２１０〜2n0に接続される。端局装置１０
０は、高速データ伝送路５００より送られてくる
データを、分岐装置４００を通して高速データ送
受信回路１１０で受信する。このデータは第２図
のように、局識別子６００と端末装置識別子７０
０および情報部８００より成つている。端局装置
１００には、低速データ送受信回路１３１〜１３
ｎが端末装置２１０〜２ｎ０対応に設けられてお
り、また全ての低速データ送受信回路（したがつ
て全端末装置）に共通のバツフアメモリ１２０が
設けられている。高速データ送受回路１１０は、
高速データ伝送路５００より受信したデータから
自局宛のものを識別し、共通バツフア・メモリ１
２０に順番に蓄える。
低速データ送受信回路１３１〜１３ｎは、対応
する端末装置２１０〜２ｎ０から受信要求を受け
ると、共通バツフアメモリ１２０から該当するデ
ータを取り出し、バス３００に出力する。受信要
求を出して端末装置２１０〜２ｎ０は、装置内の
端末送受信回路２１１〜２ｎ１によつてバス３０
０からデータを取り込み、端末バツフアメモリ２
１２〜２ｎ２に蓄え処理する。端末からの送信動
作は、以上と逆に行なわれる。
する端末装置２１０〜２ｎ０から受信要求を受け
ると、共通バツフアメモリ１２０から該当するデ
ータを取り出し、バス３００に出力する。受信要
求を出して端末装置２１０〜２ｎ０は、装置内の
端末送受信回路２１１〜２ｎ１によつてバス３０
０からデータを取り込み、端末バツフアメモリ２
１２〜２ｎ２に蓄え処理する。端末からの送信動
作は、以上と逆に行なわれる。
また端局装置１００には、共通バツフアメモリ
１２０のオーバフローを検出するための検出機構
１４０が設けられている。受信時に共通バツフア
メモリ１２０がオーバフローし、それが検出機構
１４０で検出されると、高速データ送受信回路１
１が高速データ伝送路５００を通じて送信局に対
して否定応答を返す。
１２０のオーバフローを検出するための検出機構
１４０が設けられている。受信時に共通バツフア
メモリ１２０がオーバフローし、それが検出機構
１４０で検出されると、高速データ送受信回路１
１が高速データ伝送路５００を通じて送信局に対
して否定応答を返す。
従来の端局装置は上述のような構成であるの
で、次のような問題があつた。すなわち、ある端
末装置、例えば端末装置２１０に異常が発生し、
受信データを取り込むことができなくなつたり、
あるいは取り込み速度が異常に低下すると、共通
バツフア１２０に端末装置２１０宛のデータが
次々に蓄積する。その結果、端末装置２１０宛の
データだけで共通バツフア１２０がオーバフロー
を起こす。こうなると、端末装置２１０だけでな
く他の端末装置２２０〜２ｎ０もすべてデータの
送受信が不可能になつてしまう。このような問題
のほかに、共通バツフアメモリのメモリサイズが
相当に大きくなるため、ある端末装置の異常発生
からオーバフローが検出されるまでの時間が長く
なり、送信局への否定応答が遅れるという問題も
ある。
で、次のような問題があつた。すなわち、ある端
末装置、例えば端末装置２１０に異常が発生し、
受信データを取り込むことができなくなつたり、
あるいは取り込み速度が異常に低下すると、共通
バツフア１２０に端末装置２１０宛のデータが
次々に蓄積する。その結果、端末装置２１０宛の
データだけで共通バツフア１２０がオーバフロー
を起こす。こうなると、端末装置２１０だけでな
く他の端末装置２２０〜２ｎ０もすべてデータの
送受信が不可能になつてしまう。このような問題
のほかに、共通バツフアメモリのメモリサイズが
相当に大きくなるため、ある端末装置の異常発生
からオーバフローが検出されるまでの時間が長く
なり、送信局への否定応答が遅れるという問題も
ある。
本発明の目的は、上記のような従来装置の問題
点を解消した端局装置を提供するにある。
点を解消した端局装置を提供するにある。
しかして本発明による端局装置は、送受信デー
タのバツフアリング用のバツフアメモリを端末装
置対応に独立して備え、かつ各バツフアメモリの
オーバフローを検出する手段を備え、データ受信
時にいずれかのバツフアメモリがオーバフローを
起こした場合に、そのバツフアメモリに対応する
端末装置についてのオーバフロー・メツセージを
送信局へ伝達するようにしたことを特徴とする。
タのバツフアリング用のバツフアメモリを端末装
置対応に独立して備え、かつ各バツフアメモリの
オーバフローを検出する手段を備え、データ受信
時にいずれかのバツフアメモリがオーバフローを
起こした場合に、そのバツフアメモリに対応する
端末装置についてのオーバフロー・メツセージを
送信局へ伝達するようにしたことを特徴とする。
第３図は本発明による端局装置の一実施例のブ
ロツク図であり、第１図と同様の部分に同一符号
を付してある。
ロツク図であり、第１図と同様の部分に同一符号
を付してある。
当該端局装置１００は、第１図の共通バツフア
メモリ１２０の代りに、低速データ送受信回路１
３１〜１３ｎ対応に（したがつて端末装置２１０
〜２ｎ０対応）に独立したバツフアメモリ１２１
〜１２ｎを備えている。また各バツフアメモリ１
２１〜１２ｎには、そのオーバフローを検出する
ための検出機構１４１〜１４ｎが付加されてい
る。
メモリ１２０の代りに、低速データ送受信回路１
３１〜１３ｎ対応に（したがつて端末装置２１０
〜２ｎ０対応）に独立したバツフアメモリ１２１
〜１２ｎを備えている。また各バツフアメモリ１
２１〜１２ｎには、そのオーバフローを検出する
ための検出機構１４１〜１４ｎが付加されてい
る。
高速データ送受信回路１１０は、従来と同様の
機能のほかに、次の機能も有する。１つは、自局
宛の受信データをその端末装置識別子７００にし
たがつて、バツフアメモリ１２１〜１２ｎの対応
するものに振り分ける機能。もう１つは、オーバ
フロー検出機構１４１〜１４ｎのいずれかでオー
バフローが検出されると、オーバフローを発生し
たバツフアメモリ対応の１つの低速データ送受信
回路（端末装置）宛のデータに対してのみ、直ち
に否定応答を送信局に返す機能。
機能のほかに、次の機能も有する。１つは、自局
宛の受信データをその端末装置識別子７００にし
たがつて、バツフアメモリ１２１〜１２ｎの対応
するものに振り分ける機能。もう１つは、オーバ
フロー検出機構１４１〜１４ｎのいずれかでオー
バフローが検出されると、オーバフローを発生し
たバツフアメモリ対応の１つの低速データ送受信
回路（端末装置）宛のデータに対してのみ、直ち
に否定応答を送信局に返す機能。
次に、データ受信時の動作について説明する。
送信局から高速データ伝送路５００によつて送
られてくるデータは、分岐装置４００を介して端
局装置１００の高速データ送受信回路に受信され
る。高速データ送受信回路１１０は、受信データ
の局識別子６００（第２図）が自局を指定してい
ると、そのデータの端子識別子７００（第３図）
の指定にしたがつて、情報部の内容をバツフアメ
モリ１２１〜１２ｎに振り分ける。このようにし
て、端末装置２１０〜２ｎ０に対する受信データ
がバツフアメモリ１２１〜１２ｎに蓄積される。
られてくるデータは、分岐装置４００を介して端
局装置１００の高速データ送受信回路に受信され
る。高速データ送受信回路１１０は、受信データ
の局識別子６００（第２図）が自局を指定してい
ると、そのデータの端子識別子７００（第３図）
の指定にしたがつて、情報部の内容をバツフアメ
モリ１２１〜１２ｎに振り分ける。このようにし
て、端末装置２１０〜２ｎ０に対する受信データ
がバツフアメモリ１２１〜１２ｎに蓄積される。
端末装置、例えば端末装置２１０から受信要求
が出ると、それに対応する低速データ送受信回路
１３１がバツフアメモリ１２１よりデータを取り
出し、バス３００を介して端末装置２１０へ転送
する。他の端末装置に対しても同様である。
が出ると、それに対応する低速データ送受信回路
１３１がバツフアメモリ１２１よりデータを取り
出し、バス３００を介して端末装置２１０へ転送
する。他の端末装置に対しても同様である。
ある端末装置、例えば端末装置２１０に異常が
起り、バツフアメモリ１２１の内容をその端末装
置２１０に通常の割合で転送できなくなると、バ
ツフアメモリ１２１がオーバフローする。このオ
ーバフローが起こると、オーバフロー検出機構１
４１がそれを直ちに検出して検出信号を高速デー
タ送受信回路１１０に送出する。高速データ送受
信回路１１０は、オーバフロー検出信号を受ける
と対応する低速データ送受信回路１３１（端末装
置２１０）宛のデータに対してのみ、高速データ
伝送路５００を通じて送信局へ否定応答を返す。
起り、バツフアメモリ１２１の内容をその端末装
置２１０に通常の割合で転送できなくなると、バ
ツフアメモリ１２１がオーバフローする。このオ
ーバフローが起こると、オーバフロー検出機構１
４１がそれを直ちに検出して検出信号を高速デー
タ送受信回路１１０に送出する。高速データ送受
信回路１１０は、オーバフロー検出信号を受ける
と対応する低速データ送受信回路１３１（端末装
置２１０）宛のデータに対してのみ、高速データ
伝送路５００を通じて送信局へ否定応答を返す。
上述のように、本発明による端局装置では、端
末装置が異常を起こしたときにオーバフローを生
じるのは、その端末装置に対応するバツフアメモ
リだけであり、他の端末装置に対応のバツフアメ
モリにまで影響が及ぶことはなく、異常端末装置
以外の端末装置は正常なデータ送受信を継続でき
る。また端末装置対応の各バツフアメモリは、全
端末装置に共通のバツフアメモリよりもメモリサ
イズがはるかに小さくなるから、対応する端末装
置の異常発生から短時間でオーバフローを起すの
で、従来よりも迅速に端末装置異常を送信局へ報
告できる。
末装置が異常を起こしたときにオーバフローを生
じるのは、その端末装置に対応するバツフアメモ
リだけであり、他の端末装置に対応のバツフアメ
モリにまで影響が及ぶことはなく、異常端末装置
以外の端末装置は正常なデータ送受信を継続でき
る。また端末装置対応の各バツフアメモリは、全
端末装置に共通のバツフアメモリよりもメモリサ
イズがはるかに小さくなるから、対応する端末装
置の異常発生から短時間でオーバフローを起すの
で、従来よりも迅速に端末装置異常を送信局へ報
告できる。
第１図は従来の端局装置のブロツク図、第２図
はデータのフオーマツト図、第３図は本発明によ
る端局装置の一実施例を示すブロツク図である。 １００…端局装置、１１０…高速データ送受信
回路、１２１〜１２ｎ…バツフアメモリ、１３１
〜１３ｎ…低速データ送受信回路、１４１〜１４
ｎ…オーバフロー検出回路、２１０〜２ｎ０…端
末装置、３００…バス、４００…分岐装置、５０
０…高速データ伝送路。
はデータのフオーマツト図、第３図は本発明によ
る端局装置の一実施例を示すブロツク図である。 １００…端局装置、１１０…高速データ送受信
回路、１２１〜１２ｎ…バツフアメモリ、１３１
〜１３ｎ…低速データ送受信回路、１４１〜１４
ｎ…オーバフロー検出回路、２１０〜２ｎ０…端
末装置、３００…バス、４００…分岐装置、５０
０…高速データ伝送路。
Claims (1)
- １ 多重化データを伝送する高速データ伝送路
と、複数の端末装置との間にあつて、該高速デー
タ伝送路とデータ送受信を行う高速データ送受信
回路と、該端末装置とのデータ送受信を行う低速
データ送受信回路と、該高速データ送受信回路と
該低速データ送受信回路との間にあつて送受信デ
ータのバツフアリングを行うバツフアメモリとを
備え、該各端末装置の該高速データ伝送路を介し
てのデータ送受信を制御する端局装置において、
該バツフアメモリを該各端末装置対応に独立して
備えるとともに、該各バツフアメモリのオーバー
フローを検出する手段を備え、データ受信時に該
バツフアメモリのいずれかがオーバフローを起こ
した場合は、そのバツフアメモリに対応する端末
装置に対するデータの受信不可能を該高速データ
伝送路を介して送信局へ報告するようにして成る
ことを特徴とする端局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56061176A JPS57176861A (en) | 1981-04-24 | 1981-04-24 | Terminal equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56061176A JPS57176861A (en) | 1981-04-24 | 1981-04-24 | Terminal equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57176861A JPS57176861A (en) | 1982-10-30 |
| JPH0217978B2 true JPH0217978B2 (ja) | 1990-04-24 |
Family
ID=13163574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56061176A Granted JPS57176861A (en) | 1981-04-24 | 1981-04-24 | Terminal equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57176861A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228448A (ja) * | 1983-06-09 | 1984-12-21 | Fujitsu Ltd | デ−タ受信制御方式 |
| US4608684A (en) * | 1984-03-26 | 1986-08-26 | Itt Corporation | Digital switching systems employing multi-channel frame association apparatus |
| JPS6130149A (ja) * | 1984-07-20 | 1986-02-12 | Fujitsu Ltd | パケツト信号転送方式 |
| JPH084003Y2 (ja) * | 1985-05-20 | 1996-02-07 | カシオ計算機株式会社 | 脈拍計 |
| JP2521923B2 (ja) * | 1986-09-25 | 1996-08-07 | 富士ゼロックス株式会社 | 蓄積型星状通信網 |
| JPH0646734B2 (ja) * | 1987-07-17 | 1994-06-15 | 富士電機株式会社 | ブロ−ドキャスト伝送システムのデ−タ保護方法 |
| JP2624265B2 (ja) * | 1987-10-02 | 1997-06-25 | 株式会社日立製作所 | データ伝送装置 |
| JP2662258B2 (ja) * | 1988-09-30 | 1997-10-08 | 日本電信電話株式会社 | 情報中継用ノード装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482102A (en) * | 1977-12-14 | 1979-06-30 | Fujitsu Ltd | Data communication system |
-
1981
- 1981-04-24 JP JP56061176A patent/JPS57176861A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482102A (en) * | 1977-12-14 | 1979-06-30 | Fujitsu Ltd | Data communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57176861A (en) | 1982-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467452A (en) | Routing control information via a bus selectively controls whether data should be routed through a switch or a bus according to number of destination processors | |
| US5379292A (en) | Apparatus having priority order storages for recovery from failure of multiplex data transmission | |
| JPH0217978B2 (ja) | ||
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| US4634812A (en) | Method of transferring information between microcomputers in a decentralized process control system, particularly for telephone systems | |
| KR0138872B1 (ko) | 고성능 프로세서간 통신망의 노드 모듈 | |
| JPS6398244A (ja) | ル−プ状ネツトワ−クシステムの伝送装置 | |
| JP2669356B2 (ja) | Ｐｄｓ伝送システム | |
| KR100229434B1 (ko) | 이중화 데이터 통신 제어 장치 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JPS5946144B2 (ja) | デ−タ伝送装置 | |
| JPH0378018B2 (ja) | ||
| JPH0144063B2 (ja) | ||
| JPS6354265B2 (ja) | ||
| JPS6074841A (ja) | 直列信号伝送系の解列装置 | |
| JPS6165556A (ja) | モニタ局障害監視方式 | |
| JPS5945270B2 (ja) | 信号切換装置 | |
| JPS60114048A (ja) | デ−タ転送方法 | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPS58210739A (ja) | デ−タ伝送制御装置 | |
| KR900002596A (ko) | 공통선 신호장치의 신호단말 그룹장치 | |
| JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
| JPH0582100B2 (ja) | ||
| JPH01296828A (ja) | 状態信号伝送方式 |