JPS59228448A - デ−タ受信制御方式 - Google Patents
デ−タ受信制御方式Info
- Publication number
- JPS59228448A JPS59228448A JP58103159A JP10315983A JPS59228448A JP S59228448 A JPS59228448 A JP S59228448A JP 58103159 A JP58103159 A JP 58103159A JP 10315983 A JP10315983 A JP 10315983A JP S59228448 A JPS59228448 A JP S59228448A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- buffer
- transfer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は内部にデータバッファを備え、データネットワ
ークに接続されているデータ転送制御装置に係り、特に
データの分割転送時の受信制御方式に関す。
ークに接続されているデータ転送制御装置に係り、特に
データの分割転送時の受信制御方式に関す。
(b) 技術の背景
最近、1つのデータネットワーク(例えばループハイウ
ェイ)に複数のデータ転送制御装置を接続し、それぞれ
のデータ転送制御装置を介してチャネル間で1.データ
を分割して転送し、データネットワークの転送効率、チ
ャネル間のデータ転送効率を向上させることが試みられ
ている。
ェイ)に複数のデータ転送制御装置を接続し、それぞれ
のデータ転送制御装置を介してチャネル間で1.データ
を分割して転送し、データネットワークの転送効率、チ
ャネル間のデータ転送効率を向上させることが試みられ
ている。
このデータネットワークを通して転送されるデータの構
造は、スターティングフレームデリミタ(FS) 、デ
スティネーションノードアドレス(D八)、ソースノー
ドアドレス(SA) 、データ(DAT^)9巡回符号
コード(CRC) 、エンディングフレームデリミタ(
FE)から成っており、データ(DAT^)部には更に
、デスティネーションプロセスアドレス(DPA ’)
、ソースプロセスアドレス(SPA)、ラストビット
(LB)を備えている。
造は、スターティングフレームデリミタ(FS) 、デ
スティネーションノードアドレス(D八)、ソースノー
ドアドレス(SA) 、データ(DAT^)9巡回符号
コード(CRC) 、エンディングフレームデリミタ(
FE)から成っており、データ(DAT^)部には更に
、デスティネーションプロセスアドレス(DPA ’)
、ソースプロセスアドレス(SPA)、ラストビット
(LB)を備えている。
このデータ転送制御装置は、上記転送データのデスティ
ネーションノードアドレス(DA)をみて、該当データ
を内部に取り込み、デスティネーションプロセスアドレ
ス(DPA )に従って、一旦内部のデータバッファに
蓄積した後、チャネルを経由して主記憶装置上の特定領
域に蓄積する。
ネーションノードアドレス(DA)をみて、該当データ
を内部に取り込み、デスティネーションプロセスアドレ
ス(DPA )に従って、一旦内部のデータバッファに
蓄積した後、チャネルを経由して主記憶装置上の特定領
域に蓄積する。
この時のデータ転送制御装置での、データ受信制御方式
について、種々の提案がなされているが、本発明はその
1つの方向を示すものである。
について、種々の提案がなされているが、本発明はその
1つの方向を示すものである。
(C) 従来技術と問題点
第1図は一つのデータネットワーク(例えばループハイ
ウェイ)1に複数のデータ転送制御装置(例えば、八D
P −X 、ADP Y) 2を接続し、それぞれのデ
ータ転送制御装置2を介して、チャネル間でデータを分
割して転送する場合の、データネットワークシステムを
示したものである。
ウェイ)1に複数のデータ転送制御装置(例えば、八D
P −X 、ADP Y) 2を接続し、それぞれのデ
ータ転送制御装置2を介して、チャネル間でデータを分
割して転送する場合の、データネットワークシステムを
示したものである。
今、データ転送制御装置(ADP X ) 2からデー
タ転送制御装置(ADP Y ) 2に対して、分割デ
ータがデータネットワーク1に送出されると、データ転
送制御装置(ADP Y ) 2は転送データの、デス
ティネーションノードアドレス(DA>を見て、当該デ
ータを内部に取り込み、デスティネーションプロセスア
ドレス(DPA )に従って、一旦内部のデータバッフ
ァに蓄積し、チャネル3を通して主記憶装置4の特定領
域に蓄積することにより、一つのデータ転送が完了する
。
タ転送制御装置(ADP Y ) 2に対して、分割デ
ータがデータネットワーク1に送出されると、データ転
送制御装置(ADP Y ) 2は転送データの、デス
ティネーションノードアドレス(DA>を見て、当該デ
ータを内部に取り込み、デスティネーションプロセスア
ドレス(DPA )に従って、一旦内部のデータバッフ
ァに蓄積し、チャネル3を通して主記憶装置4の特定領
域に蓄積することにより、一つのデータ転送が完了する
。
このデータ転送制御装置2の内部構成を、データの転送
制御に関連する記憶領域に限定して示したのが第2図で
あって、その特徴は、データ転送制御装置2内に複数の
データバッファ21と、それぞれのデータバッファ21
に現在どこ迄データを蓄積しているかを示す最終アドレ
ス等の制御情報を、転送データを内部に取り込む毎に、
順序付けして蓄積していくプール22とを有している所
にある。
制御に関連する記憶領域に限定して示したのが第2図で
あって、その特徴は、データ転送制御装置2内に複数の
データバッファ21と、それぞれのデータバッファ21
に現在どこ迄データを蓄積しているかを示す最終アドレ
ス等の制御情報を、転送データを内部に取り込む毎に、
順序付けして蓄積していくプール22とを有している所
にある。
以下、第1図を参照しながら、本図面によって従来技術
によるデータ転送制御方式を説明する。
によるデータ転送制御方式を説明する。
先ず、本データ転送制御装置2がデータネットワーク1
からデータを取込み、データバッファ21にM積する場
合、分割されて転送されてくるフレームデータを、デス
ティネーションプロセスアドレス([IPA)(以下デ
バイスという)別に、それぞれのデータバッファ21に
蓄積し、プール22には、そのポインタ(図示せず)の
示す値に従って、順次デバイス番号と、そのデバイスに
対する最終フレームを示すラストビット(LB)と、該
データバッファ21にデータを蓄積した最終アドレスと
を制御情報として蓄積していく方法を採っていた。
からデータを取込み、データバッファ21にM積する場
合、分割されて転送されてくるフレームデータを、デス
ティネーションプロセスアドレス([IPA)(以下デ
バイスという)別に、それぞれのデータバッファ21に
蓄積し、プール22には、そのポインタ(図示せず)の
示す値に従って、順次デバイス番号と、そのデバイスに
対する最終フレームを示すラストビット(LB)と、該
データバッファ21にデータを蓄積した最終アドレスと
を制御情報として蓄積していく方法を採っていた。
従って、デバイス対応のデータバッファ21にデータを
格納していく場合、プール22を例えば最下位番地から
読み出し、そのデバイスに対応するエントリーを取り出
して、該デバイスに対応するデータバッファ21の前回
格納した最終アドレスを知うて、その次のアドレスから
格納していく必要があり、データネットワークからフレ
ームデータを取り込む毎に、プール22を検索しなけれ
ばならず、データ転送制御装置2の処理能力を低下させ
る問題があった。
格納していく場合、プール22を例えば最下位番地から
読み出し、そのデバイスに対応するエントリーを取り出
して、該デバイスに対応するデータバッファ21の前回
格納した最終アドレスを知うて、その次のアドレスから
格納していく必要があり、データネットワークからフレ
ームデータを取り込む毎に、プール22を検索しなけれ
ばならず、データ転送制御装置2の処理能力を低下させ
る問題があった。
然して、上記データバッファ21からデバイス対応に、
チャネル3にデータを転送する場合は、プール22の図
示していないポインタの値に従って、順次エントリーを
読み出し、当該デバイスのエン −トリーのみを取り
出して、当該デバイスに対応するデータバッファ21か
らデータを読み出しチャネル3に転送すれば良い。
チャネル3にデータを転送する場合は、プール22の図
示していないポインタの値に従って、順次エントリーを
読み出し、当該デバイスのエン −トリーのみを取り
出して、当該デバイスに対応するデータバッファ21か
らデータを読み出しチャネル3に転送すれば良い。
(d) 発明の目的
本発明は上記従来の欠点に鑑み、データネットワークに
接続されるデータ転送制御装置内に設けられているデー
タバッファに対する、データ受信方式において、フレー
ムデータを受信する毎に、プール(制御データバッファ
)を検索する必要のないフレームデータ受借方式を提供
することを目的とするものである。
接続されるデータ転送制御装置内に設けられているデー
タバッファに対する、データ受信方式において、フレー
ムデータを受信する毎に、プール(制御データバッファ
)を検索する必要のないフレームデータ受借方式を提供
することを目的とするものである。
(e) 発明の構成
そしてこの目的は、本発明によればチャネルとデータネ
ットワークとの間に介在するデータ転送制御装置におい
て、チャネル間でのデータ転送をフレーム単位に分割し
て行うのに、該データ転送装置内に複数のデータバッフ
ァと、それぞれのデータバッファにデータを格納する毎
に、該データに関連する第1の制御情報を格納するプー
ルと、該データの転送先対応に第2の制御情報を格納す
るデバイス領域とを有し、上記第1.第2の制御情報を
キーにして、上記データネ・ノドワークから受信した分
割データを、上記データバッファに格納する制御機能と
、これとは独立に上記データ/NJッファからチャネル
にデータを転送する制御機能とを設けることによって達
成され、互いに独立したデータネットワークインタフェ
ース制御と、チャネルインタフェース制御とを容易に行
える利点がある。
ットワークとの間に介在するデータ転送制御装置におい
て、チャネル間でのデータ転送をフレーム単位に分割し
て行うのに、該データ転送装置内に複数のデータバッフ
ァと、それぞれのデータバッファにデータを格納する毎
に、該データに関連する第1の制御情報を格納するプー
ルと、該データの転送先対応に第2の制御情報を格納す
るデバイス領域とを有し、上記第1.第2の制御情報を
キーにして、上記データネ・ノドワークから受信した分
割データを、上記データバッファに格納する制御機能と
、これとは独立に上記データ/NJッファからチャネル
にデータを転送する制御機能とを設けることによって達
成され、互いに独立したデータネットワークインタフェ
ース制御と、チャネルインタフェース制御とを容易に行
える利点がある。
(fl 発明の実施例
以下本発明の実施例を、第1図を参照しながら図面によ
って詳述する。第3図が本発明に関連する、データ転送
制御袋W(以下A11)Pという)内に設けられている
記憶領域を示し、2L22は第2図で説明したものと同
じものであり、23が本発明の実施に必要なデバイス領
域である。
って詳述する。第3図が本発明に関連する、データ転送
制御袋W(以下A11)Pという)内に設けられている
記憶領域を示し、2L22は第2図で説明したものと同
じものであり、23が本発明の実施に必要なデバイス領
域である。
データバッファ21はA[lP 2が接続されてもする
データネットワーク1の他のADP 2から転送されて
きたフレームデータをデバイス別に格納する記憶領域で
あり、プール22はフレームデータが転送されてきた順
序(実際にはプールポインタを持ち、そのポインタの値
に従って格納又は読み出しの順序付けが行われる)にシ
ーケンシャルに、そのデータに関連する制御情報〔即ち
、当該フレームデータのデバイスアドレス(デスティネ
ーションプロセスアドレス対応)と、そのデバイスに対
するデータの最終フレームを示すラストビットと、デー
タバッファ21に格納されている当該フレームデータに
関する最終アドレス等〕を格納する領域であり、ADP
2は上記制御情報が該プール22に格納された順序に
従って受信処理(フレームデータのデータバッファ21
への格納とデータバッファ21からチャネルへのデータ
転送)を行う。デバイス領域23は本^11LP 2に
おいて、複数のデバイスをサポートする為に、デバイス
毎の制御情報(デバイス対応に、それぞれのデータバッ
ファ21に格納されている複数のフレームデータの最終
アドレス等)を格納する領域である。
データネットワーク1の他のADP 2から転送されて
きたフレームデータをデバイス別に格納する記憶領域で
あり、プール22はフレームデータが転送されてきた順
序(実際にはプールポインタを持ち、そのポインタの値
に従って格納又は読み出しの順序付けが行われる)にシ
ーケンシャルに、そのデータに関連する制御情報〔即ち
、当該フレームデータのデバイスアドレス(デスティネ
ーションプロセスアドレス対応)と、そのデバイスに対
するデータの最終フレームを示すラストビットと、デー
タバッファ21に格納されている当該フレームデータに
関する最終アドレス等〕を格納する領域であり、ADP
2は上記制御情報が該プール22に格納された順序に
従って受信処理(フレームデータのデータバッファ21
への格納とデータバッファ21からチャネルへのデータ
転送)を行う。デバイス領域23は本^11LP 2に
おいて、複数のデバイスをサポートする為に、デバイス
毎の制御情報(デバイス対応に、それぞれのデータバッ
ファ21に格納されている複数のフレームデータの最終
アドレス等)を格納する領域である。
そして、上記フレームデータの構造は、従来技術の所で
説明したデータ構造と同じである。
説明したデータ構造と同じである。
上記Ar1P 2が接続されているチャネル3はデータ
をデバイス対応の特定の主記憶領域に格納するように制
御する。
をデバイス対応の特定の主記憶領域に格納するように制
御する。
さて、当該ADP 2がデータネットワークエから、通
信先ADP 2からのフレームデータを受信した時、こ
のフレームデータのデスティネーションノードアドレス
(rlA)を検出して、自ADP 2に転送されてきた
データであることを知り、自AI)P 2内に取り込み
、前記デバイスアドレスを見て、対応するデータバッフ
ァ21、又は最初のフレームデータの時は空きデータバ
ッファ21に格納し、プール22には図示していないプ
ールポインタの値に従って、次のエントリーに今回受信
したフレームデータに関する前記制御情報を格納する。
信先ADP 2からのフレームデータを受信した時、こ
のフレームデータのデスティネーションノードアドレス
(rlA)を検出して、自ADP 2に転送されてきた
データであることを知り、自AI)P 2内に取り込み
、前記デバイスアドレスを見て、対応するデータバッフ
ァ21、又は最初のフレームデータの時は空きデータバ
ッファ21に格納し、プール22には図示していないプ
ールポインタの値に従って、次のエントリーに今回受信
したフレームデータに関する前記制御情報を格納する。
デバイス領域23には、当該デバイスアドレスに対応す
るデータが格納されているデータバッファ21の最終ア
ドレスが格納される。
るデータが格納されているデータバッファ21の最終ア
ドレスが格納される。
従って、データネットワーク1に接続されている通信先
ADP 2から、あるデバイスについての分割データの
第2番目のフレームデータを受信した時には、デバイス
領域23に記憶されている当該デバイスに対応した最終
アドレスをキーにして、その最終アドレス+1のアドレ
スから、当該データバッファ21にデータを格納するこ
とができる。本発明のポイントは、このデバイス領域2
3の上記使い方にある。
ADP 2から、あるデバイスについての分割データの
第2番目のフレームデータを受信した時には、デバイス
領域23に記憶されている当該デバイスに対応した最終
アドレスをキーにして、その最終アドレス+1のアドレ
スから、当該データバッファ21にデータを格納するこ
とができる。本発明のポイントは、このデバイス領域2
3の上記使い方にある。
この結果、プール22には本^1)P 2に転送されて
きた、各通信先ADP 2からの分割データに関する制
御情報が、本ADP 2が該データを取り込んだ順序で
、各デバイス別に格納されている。
きた、各通信先ADP 2からの分割データに関する制
御情報が、本ADP 2が該データを取り込んだ順序で
、各デバイス別に格納されている。
そして、本発明の主眼となるデバイス領域23には、各
通信先ADP 2からのデータが、複数のフレームデー
タに分割されて転送され、本ADP 2に取り込まれた
順序に従って、それぞれのデバイスに対応するデータバ
ッファ21に格納された、その最終アドレスが、予め定
められているデバイス番号対応の領域に記憶されている
ことになる。
通信先ADP 2からのデータが、複数のフレームデー
タに分割されて転送され、本ADP 2に取り込まれた
順序に従って、それぞれのデバイスに対応するデータバ
ッファ21に格納された、その最終アドレスが、予め定
められているデバイス番号対応の領域に記憶されている
ことになる。
この時点で、プール22の当該デバイスのエントリーに
格納されているアドレスと、上記デバイス0 領域23の同じデバイスに対応する領域に格納されてい
るアドレスとが、常に一致していることになる。
格納されているアドレスと、上記デバイス0 領域23の同じデバイスに対応する領域に格納されてい
るアドレスとが、常に一致していることになる。
本ADP 2からチャネル3へのデータ転送については
、図示していないプールポインタの値に従って、順次プ
ール22のエントリーを読み出し、特定デバイスに対応
したエントリーのみを選択して、そのエントリーの制御
情報から、当該デバイスに関するデータバッファ21か
らデータを取り出し、チャネルへ送ることができる。こ
の時、一度に転送できるデータ量は、デバイス領域23
の当該デバイスに対応するアドレスの最終アドレス迄で
ある。
、図示していないプールポインタの値に従って、順次プ
ール22のエントリーを読み出し、特定デバイスに対応
したエントリーのみを選択して、そのエントリーの制御
情報から、当該デバイスに関するデータバッファ21か
らデータを取り出し、チャネルへ送ることができる。こ
の時、一度に転送できるデータ量は、デバイス領域23
の当該デバイスに対応するアドレスの最終アドレス迄で
ある。
若し、プール22の該エントリーの制御情報の1つであ
るラストビット(LB)がオンになっていると、そのデ
バイスに関するフレームデータは最終フレームであるの
で、その時のプール22及びデバイス領域23が示す最
終アドレス迄転送して、当該デバイスに関するチャネル
へのデータ転送を終了する。
るラストビット(LB)がオンになっていると、そのデ
バイスに関するフレームデータは最終フレームであるの
で、その時のプール22及びデバイス領域23が示す最
終アドレス迄転送して、当該デバイスに関するチャネル
へのデータ転送を終了する。
上記ラストビット(LB)がオフならば、当該デ1
バイスに関するフレームデータは最終フレームでないの
で、デバイス領域23の示す最終アドレス迄のデータを
転送した時点で、当該デバイスに関するデータ転送を、
一度中断し新しいフレームデータが本ADP 2に転送
されてくるのを待つことになる 以上の説明から明らかなように、ADP 2内のデータ
バッファ21からチャネル3へのデータ転送は、本質的
に従来方式と特に変わるところはない。
で、デバイス領域23の示す最終アドレス迄のデータを
転送した時点で、当該デバイスに関するデータ転送を、
一度中断し新しいフレームデータが本ADP 2に転送
されてくるのを待つことになる 以上の説明から明らかなように、ADP 2内のデータ
バッファ21からチャネル3へのデータ転送は、本質的
に従来方式と特に変わるところはない。
(g) 発明の効果
以上詳細に説明したように、本発明によればデータネッ
トワークに接続されている通信先ADPからフレームデ
ータを受信した時、ADP内のデータバッファに、次に
格納すべきアドレスを決めるキーとなる最終アドレスを
、通信先ADPインタフェースにとって処理が容易なデ
バイス領域とチャネルインタフェースにとって処理が容
易なプールという2つの記憶領域で管理することにより
、互いに独立に動作する両インタフェース動作(データ
ネットワークからのフレームデータの受信とデ2 一タバッファからチャネルへの転送)を効率的に制御で
きる効果がある。
トワークに接続されている通信先ADPからフレームデ
ータを受信した時、ADP内のデータバッファに、次に
格納すべきアドレスを決めるキーとなる最終アドレスを
、通信先ADPインタフェースにとって処理が容易なデ
バイス領域とチャネルインタフェースにとって処理が容
易なプールという2つの記憶領域で管理することにより
、互いに独立に動作する両インタフェース動作(データ
ネットワークからのフレームデータの受信とデ2 一タバッファからチャネルへの転送)を効率的に制御で
きる効果がある。
第1図は一般のデータネットワークシステムをブロック
図で示した図、第2図は第1図で説明したデータ転送制
御装置における従来のデータ受信制御方式を説明する図
、第3図はデータ転送制御装置における本発明の一実施
例を説明する図である。 図面において、1はデータネットワーク、2はデータ転
送制御装置、3はチャネル、4は主記憶装置、21はデ
ータバッファ、22はプール、23はデバイス領域をそ
れぞれ示す。 3 寥 1 口
図で示した図、第2図は第1図で説明したデータ転送制
御装置における従来のデータ受信制御方式を説明する図
、第3図はデータ転送制御装置における本発明の一実施
例を説明する図である。 図面において、1はデータネットワーク、2はデータ転
送制御装置、3はチャネル、4は主記憶装置、21はデ
ータバッファ、22はプール、23はデバイス領域をそ
れぞれ示す。 3 寥 1 口
Claims (1)
- チャネルとデータネットワークとの間に介在するデータ
転送制御装置において、チャネル間でのデータ転送をフ
レーム単位に分割して行うのに、該データ転送装置内に
複数のデータバッファと、それぞれのデータバッファに
データを格納する毎に、該データに関連する第1の制御
情報を格納するプールと、該データの転送先対応に第2
の制御情報を格納するデバイス領域とを有し、上記第1
゜第2の制御情報をキーにして、上記データネットワー
クから受信した分割データを、上記データバッファに格
納する制御機能と、これとは独立に上記データバッファ
からチャネルにデータを転送する制御機能とを有するこ
とを特徴とするデータ受信制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58103159A JPS59228448A (ja) | 1983-06-09 | 1983-06-09 | デ−タ受信制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58103159A JPS59228448A (ja) | 1983-06-09 | 1983-06-09 | デ−タ受信制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59228448A true JPS59228448A (ja) | 1984-12-21 |
Family
ID=14346721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58103159A Pending JPS59228448A (ja) | 1983-06-09 | 1983-06-09 | デ−タ受信制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59228448A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5429908A (en) * | 1977-08-10 | 1979-03-06 | Fujitsu Ltd | Transmission control system in signal transmission system |
JPS57176861A (en) * | 1981-04-24 | 1982-10-30 | Hitachi Ltd | Terminal equipment |
-
1983
- 1983-06-09 JP JP58103159A patent/JPS59228448A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5429908A (en) * | 1977-08-10 | 1979-03-06 | Fujitsu Ltd | Transmission control system in signal transmission system |
JPS57176861A (en) * | 1981-04-24 | 1982-10-30 | Hitachi Ltd | Terminal equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1237337B1 (en) | Efficient optimization algorithm in memory utilization for network applications | |
EP0582666A1 (en) | Method and apparatus for buffering data within stations of a communication network | |
US20030121030A1 (en) | Method for implementing dual link list structure to enable fast link-list pointer updates | |
JPS62297952A (ja) | 可変長デ−タの記憶方式 | |
US5146560A (en) | Apparatus for processing bit streams | |
EP0749255B1 (en) | Mobile communications network and mobile communication method | |
US6314099B1 (en) | Address match determining device, communication control system, and address match determining method | |
JPS59228448A (ja) | デ−タ受信制御方式 | |
JPS60120450A (ja) | バッファメモリ制御方式 | |
JPH06274463A (ja) | データ通信システム | |
EP0344915B1 (en) | Apparatus and method for processing bit streams | |
JPH05191474A (ja) | 通信プロトコル処理装置 | |
JP3100120B2 (ja) | 移動通信網および移動通信方法 | |
JPS6175649A (ja) | 通信制御装置のバツフア管理方式 | |
JP2602946B2 (ja) | データ受信方式 | |
JPH09139741A (ja) | Atmセル送出システム | |
JP2747097B2 (ja) | Lan間接続装置 | |
JP2643660B2 (ja) | 通信制御装置 | |
JP3690428B2 (ja) | 音声応答処理システム | |
JP2674493B2 (ja) | データリンク層処理装置 | |
JPS6069935A (ja) | デ−タ通信方式 | |
JPH11242648A (ja) | データ転送装置 | |
JPS6128154B2 (ja) | ||
JPS6314538B2 (ja) | ||
JPH04342022A (ja) | シフト型ビット−バイト変換方式 |