JPH02178968A - アクティブマトリクス基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等の表示媒体と組合わせてマＩ〜リクス
型表示装置を構成するためのアクティブマトリクス基板
の製造方法に関する。

（従来の技術） アクティブマトリクス基板では、表示用絵素電極のスイ
ッチング素子として薄膜トランジスタ等（以下ではｒＴ
ＦＴ、と称する）が用いられている。また、絵素電位保
持特性の改善及び絵素電位のレヘルシフトの低減のため
に、液晶の容量と並列に付加容量用電極か設けられてい
る。

このようなアクティブマトリクス基板の一例を第２図及
び第３図に示す。このアクティブマトリクス基板は次の
ようにして作製される。カラス基板等の透明絶縁性基板
１上に蒸着又はスパッタリングによりＴａ等を３０００
人の厚さで堆積させ、これをフォトエツチングによりゲ
ート電極（ケートハスライン）２、及び付加容量用電極
３を形成する。次に、陽極酸化法により付加容量用型８
ｉ！３の表面を酸化して、厚さ２０００人の五酸化タン
タル（Ｔ　ａ　２０　ｓ　）からなる絶縁膜４を形成す
る。

次に、プラズマＣＶＤ法により窒化シリコン（Ｓ　Ｉ　
Ｎ　ｘ　）のケート絶縁膜５を付加容量用電極３の絶縁
を兼ねて２０００人の厚さに全面堆積させる。

電極３と後述の絵素電極１１との間の絶縁膜５は誘電体
膜として機能する。続いて、アモルファスシリコン（以
下ではｒａ−３ｉ」と称する）を３００人の厚さに堆積
させ、パターン化して半導体・膜６とする。更に、５ｉ
Ｎｙを２００ＯＡの厚さに堆積した後、フォトエツチン
グによりパターン化して絶縁膜７を形成する。次に、プ
ラズマＣＶＤによりｎ”−ａ−８ｉ膜を堆積（厚さ４０
０人）し、パターン化してオーミック接触用の半導体コ
ンタクト膜８を形成する。そして、スパッタリング或い
は電子ヒーム蒸着法により、Ｔｉ、Ｍｏ、Ｗ等を３００
ＯＡの厚さに堆積した後、パターン化してソース電極９
Ｓ及びドレイン電極９ｄを形成する。

このようにしてＴＰＴＩＯを形成した後、スパッタリン
グ或いは電子ヒーム蒸着により、酸化インジウムを主成
分とする透明導電膜１１ａ（第４図）を１０００人の厚
さに全面に堆積し、フォトエツチングによりパターン化
して絵素電極１１を形成する。絵素電極１１の上にプラ
ズマＣＶＤによりＳｉＮ、、の保護膜１３を５０００へ
の厚さに堆積する。

以上のようにして作製されたアクティブマトリクス基板
と対向基板との間に液晶か封入されて、液晶表示装置が
構成される。

ところで、透明導電膜１１ａをフ才Ｉ・エツチングして
絵素電極１１を形成する際には、第４図に示すように、
先ず透明導電膜１１ａの上にフォトレジスト層１２を形
成する。次に、所望の絵素電極パターンへの露光を禁止
するフォトマスク１４を用いて矢印Ｃ方向から（即ち、
基板１の表面側から）の露光を行う。フォトレジスト層
１２の露光された部分（図中のハツチングを施した部分
）１２ａを現像により除去する。その後、残存するフォ
トレジスト層１２をマスクとしてエツチングを行って、
所望パターンの絵素電極１１が形成される。

（発明が解決しようとする課題） 上述のようにアクティブマトリクス基板を製造する場合
、付加容量用電極を形成するためにＴａ等を堆積する際
に、ダスト等に起因してピンホール１５が生じることが
ある。また、陽極酸化時のストレスにより付加容量用電
極３が破壊されることがあり、この場合にも付加容量用
電極３にピンホールが形成されることがある。このよう
なピンホール１５を有する付加容量電極３の上にゲート
絶縁Ｍ５を形成しても、ピンホール１５を完全に覆うこ
とができない。このピンホール１５の上に更に絵素電極
１１を形成すると、ピンホール１５内に絵素電極用の透
明導電Ｍ１１　ａの一部が入り込んでしまい、付加容量
用電極３と絵素電極１１との間が短絡したつ、それらの
間の絶縁が不充分となり耐圧が低下する。このようなピ
ンホールを有するアクティブマトリクス基板を用いて液
晶表示装置が構成されると、相当する絵素電極には充分
な電圧が印加されず、絵素欠陥を生しる。

本発明の目的は、付加容量用電極にこのようなピンホー
ルが存在していても、絵素欠陥となることを防止できる
アクティブマトリクス基板の製造法を提供することにあ
る。

（課題を解決するための手段） 本発明のアクティブマトリクス基板の製造方法は、透明
基板上に付加容量用電極、少なくとも１層の誘電体膜、
及び絵素電極用導電膜を積層した後に、該絵素電極用導
電股上にフォトレジスト層を形成する工程と、絵素電極
が形成されるべき領域への露光を禁止する第１のフォト
マスク手段を用いて該フォトレジスト層の上方から該フ
ォトレジスト層を露光する第１の露光工程と、該絵素電
極が形成されるべき領域内の該付加容量用電極の部分の
みを露光させる第２のフォトマスク手段を用いて該透明
基板の裏面側から露光を行う第２の露光工程と、該フォ
トマスク層を現像し、エツチングを行って絵素電極を形
成する工程とを包含しており、そのことにより上記目的
か達成される。

（作用） 本発明では、絵素電極の形成に際してのフォトレジスト
層の現像に先立って、第２のフォトマスクを用いて透明
基板の裏面側から付加容量電極が露光される。従って、
付加容量電極にピンホールか存在する場合には、フォト
レジスト層の該ピンホールの上の部分が露光され、その
後のフォトレジスト層の現像により、ピンホール上の該
フォトレジスト部分が除去される。この状態に於いて絵
素電極形成のためのエツチングを行うと、ピンホール内
に延びている絵素電極用導電膜か除去される。それ故、
付加容量電極にピンホールが存在していても、付加容量
電極と絵素電極との間の短絡又は耐圧低下が確実に防止
される。

（実施例） 本発明を実施例について以下に説明する。

本発明の一実施例を第１図を用いて説明する。

第１図（ａ）に示すように、前述の従来例と同様にして
透明基板１上にＴＦＴｌｏ及び付加容量用型＆３を形成
する。形成された付加容量用電極３にはピンホール１５
か発生しているものとする。付加容量用型ｆｉ！３上の
絶縁膜５とＴＦＴｌｏの上に絵素電極用透明導電膜１１
ａ及びフォトレジスト層１２を全面に形成する。その後
、第１のフォトマスク１４を用いて矢印Ａの方向（基板
１の表面側）から露光する（第１の露光）。第１のフォ
トマスク１４は、従来例で用いられているものと同様に
、絵素電極１１を形成ずべき領域の露光が禁止されるよ
うな窓パターンを有している。この第１の露光により、
絵素電極を形成しない領域１２ａか露光される。ここま
での工程は従来の製造方法と同様である。

その後、第２のフォトマスク１６を用いて矢印Ｂの方向
（基板１の裏面側）から露光する（第２の露光）。第２
のフォトマスク１６の窓パターンは、付加容量用電極３
が形成されている領域のみが露光され、他の領域は露光
されないようなものとされている。もっとも、マスク１
６のパターンは、絵素電極１１が形成されるべき領域内
の付加容量用型＆３部分のみか露光されるものであれは
よく、図示のようにＴＦＴｌ　０か構成されている部分
への露光をも禁止する構成とする必要はない。

付加容量用電極３にピンホール１５か発生している場合
には、第２の露光によって該ピンホール１５の直上のフ
ォトレジスト部１２ｂが露光される。従って、露光され
たフォトレジスト部１２ａ及び１２Ｉ）は後の現像及び
エツチングによって除去される。このようなパターンを
有するフォトレジスト１２を用いてエツチングを行えば
、フォトレジスト部１．２　ａの下方に存在している導
電膜１１ａの部分たけではなく、フォトレジスト部１２
ｂ下方の導電Ｍｌｌａの部分も除去され、第１図（ｂ）
に示すような絵素電極１１が形成される。このように、
ピンホール１５上の絵素電極１１の部分か除去されてい
るので、絵素電極１１と付加容量用型ｇ！３との間の短
絡又は耐圧低下は確実に防止される。

第１図（ｂ）に示すアクティブマトリクス基板は必要に
応して保護膜が形成された後、対向基板と組み合わされ
、それらの基板間に液晶が封入されて液晶表示装置が構
成される。

尚、上述の実施例では、第２のフォトマスク１６として
は、付加容量用型ｉ３が形成されている領域のみを露光
するような窓を有するフォトマスクを用いたが、付加容
量用電極３の大きさのほらつきや位置ずれを考慮するな
らば、第２のフォトマスク１６の窓の大きさは付加容量
用電極３よりも若干大きくするのが好ましい。

また、ピンホール１５の径は小さいのて、第２の露光は
第１の露光よりも大きな強度の光で行うのが好適である
。

ピンホールの径が極めて小さい場合には、第２の露光に
よるフォトレジスト層に対する露光が不充分なことがあ
る。このため、第２の露光の際に該ピンホールを通過し
た光を基板１の表面側で検出し、その検出位置を含む小
さい径の領域のみを表面側からスボッＩ・露光すること
もてきる。このようなスポット露光によって、発生して
いるピンホールが極めて小さいものであっても、ピンホ
ール上のフォトレジスト層の部分を確実に露光すること
ができ、絵素電極と付加容量用電極との間の短絡及び耐
圧低下の防止がより確実になる。

尚、第１の露光と第２の露光の先後は問わない。

即ち、上述の実施例とは反対に第２の露光の後に第１の
露光を行うこともできる。また、第２の露光は、基板ｌ
の裏面に形成されパターン化されたフォトレジスト層を
マスクとして行うこともできる。

（発明の効果） 本発明の製造方法は、このように、付加容量用電極にピ
ンホールか発生していても、ピンホール内に入っている
絵素電極用材料を除去することができ、絵素電極と付加
容量用電極との間の短絡又は耐圧低下が確実に防止され
る。従って、本発明により製造されるアクティブマトリ
クス基板に於いては、付加容量用電極の形成に際して避
は難いピンホール発生に起因する絵素欠陥は生じない。

正−四ｌム墓棗を説旦 第１図（ａ）及び（ｂ）は本発明の一実施例によるアク
ティブマトリクス基板の製造工程を説明するだめの断面
図、第２図はアクティブマトリクス基板の部分の平面図
、第３図は第２図の■−■線に沿う断面図、第４図は従
来例によるアクティブマトリクス基板の製造を説明する
ための断面図である。

１・・・透明基板、３・・・付加容量用電極、５・・絶
縁膜（誘電体膜）、１０・ＴＦＴ、１１・・・絵素電極
、１１ａ・・・透明導電膜、１２・・フォトレジスト層
、１２ａ、１２ｂ・・露光された部分、１４・・第１の
フォトマスク、１５・・・ピンホール、１６　・第２の
フォトマスク。

以上

Claims (1)

1. 【特許請求の範囲】 １、透明基板上に付加容量用電極、少なくとも１層の誘
   電体膜、及び絵素電極用導電膜を積層した後に、該絵素
   電極用導電膜上にフォトレジスト層を形成する工程と、 絵素電極が形成されるべき領域への露光を禁止する第１
   のフォトマスク手段を用いて該フォトレジスト層の上方
   から該フォトレジスト層を露光する第１の露光工程と、 該絵素電極が形成されるべき領域内の該付加容量用電極
   の部分のみを露光させる第２のフォトマスク手段を用い
   て該透明基板の裏面側から露光を行う第２の露光工程と
   、 該フォトマスク層を現像し、エッチングを行つて絵素電
   極を形成する工程と を包含するアクティブマトリクス基板の製造方法。