JPH02177713A - 移相装置 - Google Patents
移相装置Info
- Publication number
- JPH02177713A JPH02177713A JP63331122A JP33112288A JPH02177713A JP H02177713 A JPH02177713 A JP H02177713A JP 63331122 A JP63331122 A JP 63331122A JP 33112288 A JP33112288 A JP 33112288A JP H02177713 A JPH02177713 A JP H02177713A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- phase shift
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 37
- 230000010355 oscillation Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 2
- 101000588924 Anthopleura elegantissima Delta-actitoxin-Ael1a Proteins 0.000 description 1
- 101100106654 Bacillus subtilis (strain 168) yojE gene Proteins 0.000 description 1
- 101100132766 Escherichia coli (strain K12) napA gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は移相装置に関し、特に位相同期ループをもりた
発振器の発振位相制御に適した移相回路に関する。
発振器の発振位相制御に適した移相回路に関する。
従来、この種の移相回路としては、テレビジョン受偉機
の包覆回路に用いられているDC電圧制御の双差動型移
相回路がある。
の包覆回路に用いられているDC電圧制御の双差動型移
相回路がある。
第7図はこの色復調回路の構成を示すブロック図である
。図において、31は3.58MHz帯の発振を行い、
90°の発振位相差のある出力をとり出す電圧制御御発
振器(以下vCOという)、15はこのVCO31の出
力と位相制御入力とを入力とするアナログ制御による移
相回路、32は移相回路15の出力と入力カラーバース
ト信号とを入力とするAP C(Automatic
Phase Control)検出器であシ、このAP
C検出器32の出力を■CO31の制御入力とする。3
3はVCO31の進相側の出力と、クロマ信号とを入力
するR−Y復調器、34はVCO31の遅相側の出力と
クロマ信号とを入力とするB−Y復調器である。
。図において、31は3.58MHz帯の発振を行い、
90°の発振位相差のある出力をとり出す電圧制御御発
振器(以下vCOという)、15はこのVCO31の出
力と位相制御入力とを入力とするアナログ制御による移
相回路、32は移相回路15の出力と入力カラーバース
ト信号とを入力とするAP C(Automatic
Phase Control)検出器であシ、このAP
C検出器32の出力を■CO31の制御入力とする。3
3はVCO31の進相側の出力と、クロマ信号とを入力
するR−Y復調器、34はVCO31の遅相側の出力と
クロマ信号とを入力とするB−Y復調器である。
第8図は第7図の色復調回路における移相回路15の具
体例の回路図を示す。図において、入力信号;Sr ;
4はVCO31の出力であシ、信号iは54 よjD
90’進相とする。トランジスタQ、、Q。
体例の回路図を示す。図において、入力信号;Sr ;
4はVCO31の出力であシ、信号iは54 よjD
90’進相とする。トランジスタQ、、Q。
およびQ、、Q、で差動増幅器を構成し、入力信号e4
+63をそれぞれ増幅する。トランジスタQ、〜Q。
+63をそれぞれ増幅する。トランジスタQ、〜Q。
およびQs、Qxlは、コントロール電圧vcによシ信
号配分比を変えることのできる差動増幅器となっている
。この信号配分比をd:1−d(dはθ〜1までの実数
)とすると、出力信号e1m e@は次の(1)式で示
される。
号配分比を変えることのできる差動増幅器となっている
。この信号配分比をd:1−d(dはθ〜1までの実数
)とすると、出力信号e1m e@は次の(1)式で示
される。
これら信号e、1−+ ”@* e@の位相関係は、第
9図のようになシ、d=1〜0に対応してθ°〜90°
の移相が行なわれる。なおトランジスタQu、Qtzは
バイアス(1) 、 (2)によシ差動増幅器が制御さ
れる回路となっている。
9図のようになシ、d=1〜0に対応してθ°〜90°
の移相が行なわれる。なおトランジスタQu、Qtzは
バイアス(1) 、 (2)によシ差動増幅器が制御さ
れる回路となっている。
また、クロック信号等の方形波を入力とする移相回路で
は、第10図に示すような三角波発生器を用いる回路も
ある。図において、22はクロック入力信号5.を入力
とする三角波発生器、23は三角波発生器22の出力と
コントロール電圧とを入力とする比較器、24は比較器
23の出力を入力とする単安定マルチバイブレータ(以
下MMVという)である。
は、第10図に示すような三角波発生器を用いる回路も
ある。図において、22はクロック入力信号5.を入力
とする三角波発生器、23は三角波発生器22の出力と
コントロール電圧とを入力とする比較器、24は比較器
23の出力を入力とする単安定マルチバイブレータ(以
下MMVという)である。
第11図は第10図の移相回路での各部の動作波形図を
示す。三角波発生回路22ではクロック入力に同期した
三角波信号を発生する。次の比較器23ではこの三角波
信号とコントロール電圧の大小の比較を行なう。この比
較器23の出力はコントロール電圧レベルによシ、パル
スのデユーティ比が変化するため、MMV24によって
常に一定パルス幅をもったクロックを出力させている。
示す。三角波発生回路22ではクロック入力に同期した
三角波信号を発生する。次の比較器23ではこの三角波
信号とコントロール電圧の大小の比較を行なう。この比
較器23の出力はコントロール電圧レベルによシ、パル
スのデユーティ比が変化するため、MMV24によって
常に一定パルス幅をもったクロックを出力させている。
この場合、出力クロックのデユーティ比を50%に設定
することは、MMV 24のパルス幅の微調整を必要と
し、難しい。
することは、MMV 24のパルス幅の微調整を必要と
し、難しい。
この第10図の移相回路では、コントロール電圧を変え
ることにより、クロック入力のタイミングをO−T/2
(ここでTをクロック入力の一周期とすると、06〜1
80°に相当)の間で遅らせることができる。
ることにより、クロック入力のタイミングをO−T/2
(ここでTをクロック入力の一周期とすると、06〜1
80°に相当)の間で遅らせることができる。
上述した従来の移相回路では、出力クロックのデユーテ
ィ比を50%に設定することは、MMV24のパルス幅
の微調整を必要とするため難しく、またこの移相回路は
コントロール電圧を変えるととによシ、クロック入力の
タイミングをO〜T/2(06〜180°)の間で遅ら
せることができるが、実際には遅延量が0、T/2(0
、180°)の近くでは比較器23の出力パルスのデー
−ティ比が0%。
ィ比を50%に設定することは、MMV24のパルス幅
の微調整を必要とするため難しく、またこの移相回路は
コントロール電圧を変えるととによシ、クロック入力の
タイミングをO〜T/2(06〜180°)の間で遅ら
せることができるが、実際には遅延量が0、T/2(0
、180°)の近くでは比較器23の出力パルスのデー
−ティ比が0%。
100%に近づくため、MMV 24の正常な動作が難
しくなるという欠点があシ、そのため位相制御範囲を0
6〜360°にとることはできなかった。
しくなるという欠点があシ、そのため位相制御範囲を0
6〜360°にとることはできなかった。
本発明の目的は、このような欠点を除き、θ〜360°
角度範囲で確実に位相の可変ができる移相装置を提供す
るととくある。
角度範囲で確実に位相の可変ができる移相装置を提供す
るととくある。
本発明の移相装置の構成は、所定周波数で互いに90度
の位相差をもつ入力信号を受け複数のディジタル制御信
号に従りてこれら入力信号を正相あるいは逆相に切換え
ることによシディジタル的に位相の制御された2つの出
力信号をとり出す複数のスイッチ手段と、これらスイッ
チ手段からの2つの出力信号にアナログ制御信号に従っ
てそれぞれ90度以下の移相を与えて移相出力信号とす
るアナログ移相手段とを備えることを特徴とする。
の位相差をもつ入力信号を受け複数のディジタル制御信
号に従りてこれら入力信号を正相あるいは逆相に切換え
ることによシディジタル的に位相の制御された2つの出
力信号をとり出す複数のスイッチ手段と、これらスイッ
チ手段からの2つの出力信号にアナログ制御信号に従っ
てそれぞれ90度以下の移相を与えて移相出力信号とす
るアナログ移相手段とを備えることを特徴とする。
第1図は本発明の一実施例のブロック図を示す。
図において、iは入力発振信号であシ、iは信号L よ
シタ0°遅相の入力発振信号であり 、 B、。
シタ0°遅相の入力発振信号であり 、 B、。
B、は2値化された入力制御信号である。また、11は
信号5.を第一の入力、信号i を第二の入力とし、制
御信号B、によシ切換えられ反転器16を付加したスイ
ッチ回路、12は信号み、を第一の入力、信号み、を第
二の入力とし、制御信号B、によシ切換えられるスイッ
チ回路、13は反転器付スイッチ回路11の出力を第一
、第二の入力とし、制御信号B、によ)切換えられる反
転器付スイッチ回路、14はスイッチ回路12の出力を
第一、第二の入力とし、制御信号B、によシ切換えられ
る反転器付スイッチ回路、15は第8図の移相回路と同
様のもので、反転器付スイッチ回路13.14の出力を
それぞれ第一、第二の入力トシ、コントロ−ル電圧vc
によってO〜90°進相させた信号eff+66を出力
するアナログ移相回路である。
信号5.を第一の入力、信号i を第二の入力とし、制
御信号B、によシ切換えられ反転器16を付加したスイ
ッチ回路、12は信号み、を第一の入力、信号み、を第
二の入力とし、制御信号B、によシ切換えられるスイッ
チ回路、13は反転器付スイッチ回路11の出力を第一
、第二の入力とし、制御信号B、によ)切換えられる反
転器付スイッチ回路、14はスイッチ回路12の出力を
第一、第二の入力とし、制御信号B、によシ切換えられ
る反転器付スイッチ回路、15は第8図の移相回路と同
様のもので、反転器付スイッチ回路13.14の出力を
それぞれ第一、第二の入力トシ、コントロ−ル電圧vc
によってO〜90°進相させた信号eff+66を出力
するアナログ移相回路である。
第2図は第1図に用いるスイッチ回路の一例の回路図で
、2組の差動トランジスタQCs〜Q16と制御トラン
ジスタQ、y t Qtaと抵抗Rs −R*から構成
される。第3図は第1図の反転器付スイッチ回路の反転
器16部分の回路図であシ、トランジスタQto −Q
flと抵抗R1,〜R1,とから構成され、次の第1表
はスイッチ回路11〜14の真理値表を示す。
、2組の差動トランジスタQCs〜Q16と制御トラン
ジスタQ、y t Qtaと抵抗Rs −R*から構成
される。第3図は第1図の反転器付スイッチ回路の反転
器16部分の回路図であシ、トランジスタQto −Q
flと抵抗R1,〜R1,とから構成され、次の第1表
はスイッチ回路11〜14の真理値表を示す。
第1表
この場合、制御信号B8.B、の値によシ、信号み、の
位相は信号51 に対してOo、90°、180°。
位相は信号51 に対してOo、90°、180°。
270°をとりうる。また、信号ζは、常に信号iの9
0″遅相成分となっている。
0″遅相成分となっている。
本実施例の装置は、このように制御信号Bo、B。
による90’毎のデジタル的スイッチ回路11〜14と
コントロール電圧■。によシO〜90’を制御するアナ
ログ的移相回路15とKよシ、0〜360°の移相制御
が可能となる。
コントロール電圧■。によシO〜90’を制御するアナ
ログ的移相回路15とKよシ、0〜360°の移相制御
が可能となる。
第4図は本発明の移相回路の第二の実施例のブロック図
を示す。図において、5.はカラーバースト信号等の位
相比較信号の2倍の発振周波数をもつ入力発振信号であ
シ、a、は信号み、よりも90°進相の発振信号入力で
あり、Bt、B、、B。
を示す。図において、5.はカラーバースト信号等の位
相比較信号の2倍の発振周波数をもつ入力発振信号であ
シ、a、は信号み、よりも90°進相の発振信号入力で
あり、Bt、B、、B。
は2値化された入力制御信号である。図において、21
は信号iを第一の入力、信号57 を第二の入力とし、
制御信号B、により切換えられるスイッチ回路、22は
スイッチ回路21の出力を入力とする三角波発生器、
= 23は三角波発生器22の出力とコ
ントロール電圧とを比較する比較器、24は比較器23
の出力を入力とするMMV、25はMMV24の出力を
入力とする1/2分周器でアシ、この1/2分周器25
は2つの出力信号esi l eatを出力し、信号e
11は信号んより90°進相している。また11〜14
は制御信号BLi B4により切換えられ第1の実施例
と同様のスイッチ回路である。この反転器付スイッチ回
路13.14の出力信号el8.e14を位相回路の出
力としている。これら出力’IA+e″、4の発振周期
をTとすると、信号e?te!1の発振周期はT/2、
信号i、は信号J、よりT/8タイミングの早い発振信
号である。
は信号iを第一の入力、信号57 を第二の入力とし、
制御信号B、により切換えられるスイッチ回路、22は
スイッチ回路21の出力を入力とする三角波発生器、
= 23は三角波発生器22の出力とコ
ントロール電圧とを比較する比較器、24は比較器23
の出力を入力とするMMV、25はMMV24の出力を
入力とする1/2分周器でアシ、この1/2分周器25
は2つの出力信号esi l eatを出力し、信号e
11は信号んより90°進相している。また11〜14
は制御信号BLi B4により切換えられ第1の実施例
と同様のスイッチ回路である。この反転器付スイッチ回
路13.14の出力信号el8.e14を位相回路の出
力としている。これら出力’IA+e″、4の発振周期
をTとすると、信号e?te!1の発振周期はT/2、
信号i、は信号J、よりT/8タイミングの早い発振信
号である。
スイッチ回路21の出力み。は制御人力B2 によシ信
号シ、または;、と同じタイミングの発振信号が得られ
る。この信号iの発振周期がT/2であるが、三角波発
生回路22.比較器23゜MMV24は、第10図の移
相回路と同様に、比較器23の出力6□0のタイミング
をO〜T/4の間で遅らせることができる。
号シ、または;、と同じタイミングの発振信号が得られ
る。この信号iの発振周期がT/2であるが、三角波発
生回路22.比較器23゜MMV24は、第10図の移
相回路と同様に、比較器23の出力6□0のタイミング
をO〜T/4の間で遅らせることができる。
第5図は1/2分周器25の一例の回路図で、その出力
信号の位相関係は第6図に示される。この分周器25は
、トランジスタQ31〜Q51と抵抗R20〜R2Sと
Kよ多構成される。この1/2分周器25の場合、入力
信号らの立上シに同期し九分周出力1;□、−5よと、
信号らの立下υに同期し九分周出力み□、−シ、とを出
力する。ここでし−一。
信号の位相関係は第6図に示される。この分周器25は
、トランジスタQ31〜Q51と抵抗R20〜R2Sと
Kよ多構成される。この1/2分周器25の場合、入力
信号らの立上シに同期し九分周出力1;□、−5よと、
信号らの立下υに同期し九分周出力み□、−シ、とを出
力する。ここでし−一。
”11+ eLtのデユーティ比はほぼ50%となり
、また、信号e11は5やよシ約T/4、タイミングの
早い分周出力である。信号elf と5□のタイミング
差はMMV24の出力パルス幅によシ決定される。スイ
ッチ回路群11〜14は、第1図のスイッチ回路群11
〜14と同等のものであシ、制御人力Bs、B4によシ
1/2分周器54の出力”11八−に対し、O,T/4
.T/2,3T/4のタイミングの移相出力e+s l
e#を得ている。
、また、信号e11は5やよシ約T/4、タイミングの
早い分周出力である。信号elf と5□のタイミング
差はMMV24の出力パルス幅によシ決定される。スイ
ッチ回路群11〜14は、第1図のスイッチ回路群11
〜14と同等のものであシ、制御人力Bs、B4によシ
1/2分周器54の出力”11八−に対し、O,T/4
.T/2,3T/4のタイミングの移相出力e+s l
e#を得ている。
このスイッチ回路21とスイッチ回路群11〜14の制
御信号B、〜B4に対する出力の真理値表を第2表に示
す。
御信号B、〜B4に対する出力の真理値表を第2表に示
す。
以上のように、制御入力信号B、、B、、B、により、
移相回路出力e、j*ξの発振位相を分解能る。
移相回路出力e、j*ξの発振位相を分解能る。
で0〜360
の範囲で制御することができ
第
表
の範囲と−ab、MMV24の動作が容易にできること
になる。
になる。
以上説明したように本発明は、2値化されたディジタル
制御人力による位相制御を行ない、さらに移相出力信号
の整数信の発振周波数の信号において位相制御を行々う
ことによシ、位相制御範囲を06〜360°I/cとる
ことが可能でアシ、また移相出力信号のデユーティ比を
50%に設定することが容易にできるという効果がある
2゜ さらに比較器23のコントロール電圧入力で2ム0〜6
7.5°の位相制御を行なえば、制御人力B3.BS+
B4とコントロール電圧入力とを適当に与えることによ
り、0〜360” の位相制御が可能である。
制御人力による位相制御を行ない、さらに移相出力信号
の整数信の発振周波数の信号において位相制御を行々う
ことによシ、位相制御範囲を06〜360°I/cとる
ことが可能でアシ、また移相出力信号のデユーティ比を
50%に設定することが容易にできるという効果がある
2゜ さらに比較器23のコントロール電圧入力で2ム0〜6
7.5°の位相制御を行なえば、制御人力B3.BS+
B4とコントロール電圧入力とを適当に与えることによ
り、0〜360” の位相制御が可能である。
この時、比較器23のコントロール電圧による位相制御
が、215°〜67.5°の範囲でよいため、比較器2
3の出力パルスのデユーティ比が25〜75%
が、215°〜67.5°の範囲でよいため、比較器2
3の出力パルスのデユーティ比が25〜75%
第1図は本発明の移相装置の第1の実施例のブロック図
、第2図は第1図のスイッチ回路の一例の回路図、第3
図は第1図の反転器の一例の回路図、第4図は本発明の
第2の実施例のブロック図、第5図は第4図の1/2分
周器の一例の回路図、第6図は第5図の1/2分周器に
おける出力信号の位相関係図、第7図は従来の色復調回
路の一例のブロック図、第8図は第7図の移相回路の一
例の回路図、第9図は第7図の移相回路の位相関係図、
第10図は従来の移相回路の他の例のブロック図、第1
1図は第10図の移相回路の波形図である。 11.13.14・・・・・・反転器付スイッチ回路、
12゜21・・・・・・スイッチ回路、15・・・・・
・移相回路、16゜17・・・・・・反転器、22・・
・・・・三角波発生器、23・・・・・・比較器、24
・・・・・・MMV、25・・・・・・1/2分周器、
Qt〜Q□・・・・・・トランジスタ、R3〜Rts・
・・・・・抵抗。 代理人 弁理士 内 原 晋 万1回 第2.図 躬3図 第4図 第1ρ図 7筋If回
、第2図は第1図のスイッチ回路の一例の回路図、第3
図は第1図の反転器の一例の回路図、第4図は本発明の
第2の実施例のブロック図、第5図は第4図の1/2分
周器の一例の回路図、第6図は第5図の1/2分周器に
おける出力信号の位相関係図、第7図は従来の色復調回
路の一例のブロック図、第8図は第7図の移相回路の一
例の回路図、第9図は第7図の移相回路の位相関係図、
第10図は従来の移相回路の他の例のブロック図、第1
1図は第10図の移相回路の波形図である。 11.13.14・・・・・・反転器付スイッチ回路、
12゜21・・・・・・スイッチ回路、15・・・・・
・移相回路、16゜17・・・・・・反転器、22・・
・・・・三角波発生器、23・・・・・・比較器、24
・・・・・・MMV、25・・・・・・1/2分周器、
Qt〜Q□・・・・・・トランジスタ、R3〜Rts・
・・・・・抵抗。 代理人 弁理士 内 原 晋 万1回 第2.図 躬3図 第4図 第1ρ図 7筋If回
Claims (2)
- (1)所定周波数で互に90度の位相差をもつ入力信号
を受け複数のディジタル制御信号に従ってこれら入力信
号を正相あるいは逆相に切換えることによりディジタル
的に位相の制御された2つの出力信号をとり出す複数の
スイッチ手段と、これらスイッチ手段からの2つの出力
信号にアナログ制御信号に従ってそれぞれ90度以下の
移相を与えて移相出力信号とするアナログ移相手段とを
備えることを特徴とする移相装置。 - (2)入力信号が移相出力信号の整数信の発振周波数の
信号であるとき、その整数分の1の分周手段を含むもの
である請求項(1)記載の移相装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63331122A JPH02177713A (ja) | 1988-12-28 | 1988-12-28 | 移相装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63331122A JPH02177713A (ja) | 1988-12-28 | 1988-12-28 | 移相装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02177713A true JPH02177713A (ja) | 1990-07-10 |
Family
ID=18240115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63331122A Pending JPH02177713A (ja) | 1988-12-28 | 1988-12-28 | 移相装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02177713A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010028342A (ja) * | 2008-07-17 | 2010-02-04 | Sanyo Electric Co Ltd | Dll回路 |
-
1988
- 1988-12-28 JP JP63331122A patent/JPH02177713A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010028342A (ja) * | 2008-07-17 | 2010-02-04 | Sanyo Electric Co Ltd | Dll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61273016A (ja) | 周波数シンセサイザ−回路 | |
JPS61191121A (ja) | 発振装置 | |
JPH02177713A (ja) | 移相装置 | |
JPH0336114Y2 (ja) | ||
JPH0763147B2 (ja) | Pll回路 | |
JPH0645925A (ja) | 周波数シンセサイザ | |
JP3539121B2 (ja) | ドットクロック生成回路 | |
JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
JPH022719A (ja) | ディジタルpll回路 | |
JPH06268513A (ja) | Pll回路 | |
JPS6184933A (ja) | Amステレオ復調装置 | |
JPH06334491A (ja) | クロック発生回路 | |
JP3136824B2 (ja) | Pll回路 | |
JP3006017B2 (ja) | 自動周波数制御回路 | |
JPS62295517A (ja) | 同期発振回路 | |
JPS5912217B2 (ja) | ディジタル型鋸歯状波フェイズロックル−プ | |
JPH0613248U (ja) | タイミング信号抽出回路 | |
JPS63160494A (ja) | 信号処理回路 | |
JPH0349506Y2 (ja) | ||
JPH08279716A (ja) | 角度変調回路 | |
JPH09232949A (ja) | Pll回路 | |
JPS6397016A (ja) | 位相同期発振回路 | |
JPS62199193A (ja) | 移相回路 | |
JPS5661833A (en) | Phase synchronous oscillating circuit | |
JPS6338329A (ja) | マイクロ波シンセサイザ |