JPH02174463A - 画像縮小処理装置 - Google Patents
画像縮小処理装置Info
- Publication number
- JPH02174463A JPH02174463A JP63330179A JP33017988A JPH02174463A JP H02174463 A JPH02174463 A JP H02174463A JP 63330179 A JP63330179 A JP 63330179A JP 33017988 A JP33017988 A JP 33017988A JP H02174463 A JPH02174463 A JP H02174463A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- interpolation
- thinned
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は画像処理装置に係り、特に補間による拡大を利
用した画像縮小処理装置に関する。
用した画像縮小処理装置に関する。
［発明の概要］
入力画像データを補間処理により拡大してから、拡大さ
れた画像データをドツト単位で所定のパターンに従って
間引くことにより縮小画像データを得るようにした画像
縮小処理装置である。
れた画像データをドツト単位で所定のパターンに従って
間引くことにより縮小画像データを得るようにした画像
縮小処理装置である。
［従来の技術］
従来の画像縮小処理装置には、（ｉ）画像データを画像
メモリに入力し、更にその画像データを間引くような演
算処理をソフトウェアにより行うもの、（ｎ）加算器を
用い倍率を繰返し加算するもの、（■）画像情報を蓄積
しているバッファを駆動するため主クロツク信号を間引
いたクロック信号を用いるもの等がある。
メモリに入力し、更にその画像データを間引くような演
算処理をソフトウェアにより行うもの、（ｎ）加算器を
用い倍率を繰返し加算するもの、（■）画像情報を蓄積
しているバッファを駆動するため主クロツク信号を間引
いたクロック信号を用いるもの等がある。
［発明が解決しようとする課題］
前記（ｉ）の方式のものは表示までに時間がかかり実時
間での処理が困難である。
間での処理が困難である。
また（ｉｉ）の方式のものでは桁数の大きな加算器を必
要とするので、画像編集を行うには不都合がある。
要とするので、画像編集を行うには不都合がある。
更に（ｉｉｉ）の方式ではクロック信号を間引くように
しているので、ドツト単位の細かな縮小には不利である
。
しているので、ドツト単位の細かな縮小には不利である
。
［発明の目的］
本発明は簡単な方式で、しかもドツト単位の縮小が可能
な画像縮小処理装置を提供するにある。
な画像縮小処理装置を提供するにある。
［課題を解決するための手段］
本発明は上記目的を達成するため、連続した３点を１組
として所定の補間式に従って作成された補間関数及び拡
大係数が各アドレスに記憶されているメモリ手段と、拡
大しようとする入力画像データの連続した３点がラッチ
されているレジスターと、上記レジスターの３点のデー
タ及び所望拡大率に対応した補間関数及び拡大定数を上
記の各アドレスから読み出す手段と、上記読み出された
データを加算して拡大された補間データを出力する加算
手段と、上記加算手段から出力される拡大画像データが
入力されるレジスタと、上記レジスタにセットされてい
る拡大画像データを１ドツト単位毎に所定のパターンに
従って間引いて縮小画像データを出力させる間引き手段
と、を備えたことを要旨とする。
として所定の補間式に従って作成された補間関数及び拡
大係数が各アドレスに記憶されているメモリ手段と、拡
大しようとする入力画像データの連続した３点がラッチ
されているレジスターと、上記レジスターの３点のデー
タ及び所望拡大率に対応した補間関数及び拡大定数を上
記の各アドレスから読み出す手段と、上記読み出された
データを加算して拡大された補間データを出力する加算
手段と、上記加算手段から出力される拡大画像データが
入力されるレジスタと、上記レジスタにセットされてい
る拡大画像データを１ドツト単位毎に所定のパターンに
従って間引いて縮小画像データを出力させる間引き手段
と、を備えたことを要旨とする。
［作用］
入力画像データの補則により拡大されたデータを１ドツ
ト単位毎に間引くようにしているので、細かなドツトま
での縮小を行うことができる。
ト単位毎に間引くようにしているので、細かなドツトま
での縮小を行うことができる。
［実施例］
以下図面に示す実施例を参照して本発明を説明すると、
第１図は本発明による画像縮小処理装置の一実施例を示
す。
第１図は本発明による画像縮小処理装置の一実施例を示
す。
同図において、Ａは補間回路、Ｂは間引き回路、Ｃは２
値／多値変換回路、Ｄはイメージメモリである。
値／多値変換回路、Ｄはイメージメモリである。
補間回路Ａは１例えば、第２図に示すようにも可成され
る。
る。
同図において、１は入力端子、２は出力端子、３〜５は
夫々ラッチ回路、６〜８は夫々ＲＯＭ、９は加算器、１
０は制御回路、１１は演算回路（ＣＰ Ｕ）である。
夫々ラッチ回路、６〜８は夫々ＲＯＭ、９は加算器、１
０は制御回路、１１は演算回路（ＣＰ Ｕ）である。
上記補間回路では連続した３点を１組として補間合成を
行う、即ち、上記３点を必ず通り、任意のデータ点（ｘ
ｉｔ ｙｉ）にてその２次微分係数がいつも一致する条
件に基づいて１例えば下式に従って補間関数ｙ（ｘ）を
演算しておく。
行う、即ち、上記３点を必ず通り、任意のデータ点（ｘ
ｉｔ ｙｉ）にてその２次微分係数がいつも一致する条
件に基づいて１例えば下式に従って補間関数ｙ（ｘ）を
演算しておく。
ＲＯＭ６〜８には、上記補間関数の各項が夫々書き込ま
れており、更に各ＲＯＭの夫々のアドレスには、例えば
、下記のような拡大定数−２１５〜＋１７２、上記各項
ａと共に書き込まれている。
れており、更に各ＲＯＭの夫々のアドレスには、例えば
、下記のような拡大定数−２１５〜＋１７２、上記各項
ａと共に書き込まれている。
ＲＯＭアドレス
内 容
ａ −２／ ５
ａ −１／ ３
ａ −１／ ４
ａ−）１５
ａ −１／ ６
ａ ＋ １ ／ ６
ａ ＋ １ ／ ５
ａ ＋ １ ／ ４
ａ ＋ １ ／ ３
ａ ＋２ ／ ５
ａ ＋ １ ／ ２
さて、以上の構成において、入力端子１に拡大すべき映
像データが入力されると、その３点ずつのデータが夫々
ラッチ回路３〜５にセットされる。
像データが入力されると、その３点ずつのデータが夫々
ラッチ回路３〜５にセットされる。
また演算回路１１は所望の拡大率に対応したアドレス信
号を制御回路１ｏに送る。
号を制御回路１ｏに送る。
ラッチ回路３〜５の３点の入力データ及び上記アドレス
信号に応答して各ＲＯＭ６〜８からは補間データが読み
出される。この場合、制御回路１０は上記アドレス信号
により１例えば、下記のように所望の拡大率となるよう
にＲＯＭの各アドレスから補間データを読み出す。
信号に応答して各ＲＯＭ６〜８からは補間データが読み
出される。この場合、制御回路１０は上記アドレス信号
により１例えば、下記のように所望の拡大率となるよう
にＲＯＭの各アドレスから補間データを読み出す。
１倍の時 アドレス５
２１１ ５．１１
３ ７Ｆ １，５．９４
ＩＩ ２，５，８，１１５ ＩＩ
ＩＩ Ｏ，３，５，７，１０６ＩＩ １，４
，５，６，９，１１各ＲＯＭから読み出された補間デー
タは加算器９に送られて加算された前記補間関数に対応
した拡大された画像補間データが出力端子２に出力され
る。
ＩＩ ２，５，８，１１５ ＩＩ
ＩＩ Ｏ，３，５，７，１０６ＩＩ １，４
，５，６，９，１１各ＲＯＭから読み出された補間デー
タは加算器９に送られて加算された前記補間関数に対応
した拡大された画像補間データが出力端子２に出力され
る。
次に前記間引き回路Ｂは、例えば、第３図に示すように
構成される。
構成される。
同図において、２０及び２１はシフトレジスタ、２２は
サンプリング制御回路、２３はドツトサンプリングパタ
ーンデータ記憶用ランダムアクセスメモリ（ＲＡＭ）、
２４はアンド回路である。
サンプリング制御回路、２３はドツトサンプリングパタ
ーンデータ記憶用ランダムアクセスメモリ（ＲＡＭ）、
２４はアンド回路である。
ＲＡＭ２３には図示していないＣＰＵより、所望の画像
縮小率に応じて、ドツトサンプリングパターンデータが
書き込まれている。
縮小率に応じて、ドツトサンプリングパターンデータが
書き込まれている。
シフトレジスタ２０には前記補間回路Ａからの拡大画像
データが入力されており、そのクロック端子２ａにはア
ンド回路２４を介して間引かれたクロックパルスが加え
られる。アンド回路２４の一方の入力には、所定周期の
クロックパルスが与えられ、他方の入力には制御回路２
２よりＲＡＭ２３からのデータに対応したサンプリング
信号が与えられて、上記間引かれたクロックパルスが発
生される。
データが入力されており、そのクロック端子２ａにはア
ンド回路２４を介して間引かれたクロックパルスが加え
られる。アンド回路２４の一方の入力には、所定周期の
クロックパルスが与えられ、他方の入力には制御回路２
２よりＲＡＭ２３からのデータに対応したサンプリング
信号が与えられて、上記間引かれたクロックパルスが発
生される。
従って、シフトレジスタ２０はドツト単位で間引いた縮
小画像データを、次段のシフトレジスタ２１にセットし
、このデータは変換回路Ｃにより所定階調の多値濃淡画
像データに変換され、イメージメモリＤに蓄積される。
小画像データを、次段のシフトレジスタ２１にセットし
、このデータは変換回路Ｃにより所定階調の多値濃淡画
像データに変換され、イメージメモリＤに蓄積される。
［発明の効果コ
以上説明したように本発明によれば、入力画像データを
予め補間により１〜６倍まで拡大してからドツト単位で
間引いて縮小しているので、細かいドツトまでの縮小を
容易に行うことができる。
予め補間により１〜６倍まで拡大してからドツト単位で
間引いて縮小しているので、細かいドツトまでの縮小を
容易に行うことができる。
第１図は本発明の一実施例を示すブロック図、第２図は
該実施例における補間回路の一構成例を示すブロック図
、第３図は上記実施例における間引き回路の一構成例を
示すブロック図である。 Ａ・・・・・・・・・補間回路、Ｂ・・・・・・・・・
間引き回路、３〜５・・・・・・・・・ラッチ回路、６
〜８・・・・・・・・・ＲＯＭ、９・・・・・・・・・
加算回路、１０・・・・・・・・・制御回路、１１・・
・・・・・・・演算回路、２０，２１・・・・・・・・
・シフトレジスタ、２２・・・・・・・・・サンプリン
グ制御回路、２３・・・・・・・・・ＲＡＭ、２４・・
・・・・・・・アンド回路。 特許出願人 京セラ株式会社
該実施例における補間回路の一構成例を示すブロック図
、第３図は上記実施例における間引き回路の一構成例を
示すブロック図である。 Ａ・・・・・・・・・補間回路、Ｂ・・・・・・・・・
間引き回路、３〜５・・・・・・・・・ラッチ回路、６
〜８・・・・・・・・・ＲＯＭ、９・・・・・・・・・
加算回路、１０・・・・・・・・・制御回路、１１・・
・・・・・・・演算回路、２０，２１・・・・・・・・
・シフトレジスタ、２２・・・・・・・・・サンプリン
グ制御回路、２３・・・・・・・・・ＲＡＭ、２４・・
・・・・・・・アンド回路。 特許出願人 京セラ株式会社
Claims (1)
- 【特許請求の範囲】 連続した３点を１組として所定の補間式に従って作成さ
れた補間関数及び拡大係数が各アドレスに記憶されてい
るメモリ手段と、 拡大しようとする入力画像データの連続した３点がラッ
チされているレジスターと、 上記レジスターの３点のデータ及び所望拡大率に対応し
た補間関数及び拡大定数を上記の各アドレスから読み出
す手段と、 上記読み出されたデータを加算して拡大された補間デー
タを出力する加算手段と、 上記加算手段から出力される拡大画像データが入力され
るレジスタと、 上記レジスタにセットされている拡大画像データを１ド
ット単位毎に所定のパターンに従って間引いて縮小画像
データを出力させる間引き手段と、を備えたことを特徴
とする画像縮小処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330179A JP2772652B2 (ja) | 1988-12-27 | 1988-12-27 | 画像縮小処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330179A JP2772652B2 (ja) | 1988-12-27 | 1988-12-27 | 画像縮小処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174463A true JPH02174463A (ja) | 1990-07-05 |
| JP2772652B2 JP2772652B2 (ja) | 1998-07-02 |
Family
ID=18229708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330179A Expired - Fee Related JP2772652B2 (ja) | 1988-12-27 | 1988-12-27 | 画像縮小処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772652B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144168A (ja) * | 1984-12-18 | 1986-07-01 | Fujitsu Ltd | 画像処理回路 |
-
1988
- 1988-12-27 JP JP63330179A patent/JP2772652B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144168A (ja) * | 1984-12-18 | 1986-07-01 | Fujitsu Ltd | 画像処理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2772652B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3747523B2 (ja) | 画像処理装置および処理方法 | |
| JPH0628485A (ja) | テクスチャーアドレス生成器、テクスチャーパターン生成器、テクスチャー描画装置及びテクスチャーアドレス生成方法 | |
| JPH09326958A (ja) | 画像処理装置および処理方法 | |
| JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
| JP4728744B2 (ja) | 画像処理装置 | |
| US5867137A (en) | Display control device and method for generating display data to display images in gray scale | |
| JP2003316331A (ja) | 表示装置 | |
| JPH08305625A (ja) | 演算処理機能付き半導体メモリ及びそれを用いた処理装置 | |
| JPH02174463A (ja) | 画像縮小処理装置 | |
| JP2772651B2 (ja) | 画像拡大処理装置 | |
| JPH07264395A (ja) | 画像縮小装置 | |
| JPH11122480A (ja) | 画像拡大回路 | |
| JPS63102467A (ja) | 画像デ−タ解像度変換装置 | |
| JPH11298727A (ja) | デジタル画像の拡大縮小方法及び回路 | |
| JP2809635B2 (ja) | イメージデータ処理装置 | |
| JPH11272858A (ja) | 解像度変換装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH11341351A (ja) | 映像拡大縮小回路 | |
| JPS6349972A (ja) | デ−タ処理装置 | |
| JPS63188275A (ja) | 画像処理装置 | |
| JPH03229375A (ja) | 画像データの画素密度変換方式 | |
| JPH07322058A (ja) | 画像処理装置 | |
| JPH01261085A (ja) | 画像拡大表示装置 | |
| JPS62175879A (ja) | ２値画像相以変換画素デ−タ発生装置 | |
| JP2005175705A (ja) | 画像処理装置、マイクロコンピュータ及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |