JPS6349972A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ処理装置、特に画像データをパイプライ
ン方式で演算処理して出力するデータ処理装置に関する
ものである。

［従来の技術］ メモリを備え、該メモリ内に格納されているデータを演
算処理して、処理結果をディスプレイやプリンタに出力
する従来の装置では、演算は主にコンピュータのソフト
ウェアで行なわれていた。

このような従来の装置では長時間の演算時間を要した。

また元のデータを保存したい場合は、元のデータを格納
するメモリとは別に演算結果のデータを格納するメモリ
が必要である。特に補間演算の場合には、演算結果のデ
ータの数は元のデータの数より多くなり、大容量のメモ
リが必要である。また演算時間を短縮するためにパイプ
ライン処理をする専用演算ハードウェアを備えたものも
あるが、メモリの容量に関しては上述と同様のことが言
える。

また、従来の装置では、データの演算中はその演算にパ
スラインが独占されてしまうので、コンピュータは他の
仕事ができないという欠点があった。

もし、演算結果のデータをディスプレイやプリンタに出
力する場合に、演算が出力装置に対して概略リアルタイ
ムでなされるならば、演算結果を保存しておく必要がな
い。一方、ＣＲＴなどのディスプレイ装置やレーザービ
ームプリンタなどのプリンタにはブランキング期間が存
在し、特にレーザービームプリンタのブランキング期間
は５０％に達する場合もある。これを純粋にリアルタイ
ムで演算すると、５０％の時間が有効に使われないこと
になる。

［発明が解決しようとする問題点］ 本発明はこれらの点に着目し、上述従来例の欠点を除去
するもので、演算結果のデータを格納する大容量メモリ
を必要ヒせず、データの演算中もパスラインを有効に使
用でき、さらにブランキング期間を演算に有効に使って
演算時間に余裕を持たせたデータ処理装置を提供する。

［問題点を解決するための手段］ この問題点を解決するための一手段として、本発明のデ
ータ処理装置は、独立したタイミングでデータをアクセ
スするダイレクトメモリアクセスを司どるダイレクトメ
モリアクセスコントローラ部と、独立したタイミングで
データをアクセスするパイプライン方式で演算を行うパ
イプライン演算処理部と、独立したタイミングでデータ
をアクセスするデータを出力するデータ出力部と、前記
各部間をそれぞれ繋ぐ、少なくとも１対のラインバッフ
ァとを備える。

［作用コ かかる構成において、ダイレクトメモリアクセスコント
ローラ部とパイプライン演算処理部とデータ出力部とが
、それぞれの自分に最適なタイミングでデータをアクセ
スして処理をし、ラインバッファは前記各部間のデータ
の流れの整合を図る。

［第１の実施例］ 本発明のデータ処理装置は、種々のデータ処理において
適用されるが、ここでは、データ列の補間処理を例に説
明する。データ列を補間する方法として良く使われるの
は、 ■最近傍補間にアレストネイバー） ■直線補間（パイリニアー） ■３次補間（キュービックスプライン）がある。■は元
のデータと同じものを補間するのでレプリケーションと
も呼ばれる。また、■は３次のスプライン関数の応用で
キュービックスプライン補間とも呼ばれる。これらの演
算方法とその特性については、 Ｒ，Ｇ、にＥＹＳ　、　　Ｃｕｂｉｃ　Ｃｏｎｖｏｌｕ
ｔｉｏｎ　Ｉｎｔｅｒｐｏｌａｔｉｏｎ　ｆｏｒ　Ｄｉ
ｇｉｔａｌ　Ｉｍａｇｅ　Ｐｒｏｃｅｓｓｉｎｇ″ＩＥ
ＥＥ　Ｔｒａｎｓ、　Ａｃｏｕｓｔ、、　５ｐｅｅｃｈ
、　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎ３．　ｖｏｌ。

ＡＳＳＰ−２９，Ｎｏ、８．　Ｄｅｃ、　１９８１Ｊ、
Ａ、ＰＡＲＷＥＲ，Ｒ，Ｖ、ＫＥＮＹＯＮ　　ａｎｄ　
Ｄ、Ｅ、ＴＲ０ＸＥＬ、　”Ｃｏｍｐａｒｉｓｏｎ　ｏ
ｆ　Ｉｎｔｅｒｐｏｌａｔｉｎｇ　Ｍｅｔｈｏｄｓ　ｆ
ｏｒ　Ｉｎａｇｅ　Ｒｅｓａｍｐｌｉｎｇ″ＩＥＥＥ　
Ｔｒａｎｓ、　ｏｎ　Ｍｅｄｉｃａｌ　Ｉｍａｇｉｎｇ
、　　ｖｏｌ、　　ＭＩ−２，Ｎｏ、１．　　Ｍａｒ、
１９８３に詳しいので、ここではなるべく簡単に説明す
る。また説明の簡略化のため１次元で説明する。

第１２図（Ａ）〜（Ｃ）はデータの値が各々Ｐ１．Ｐ２
である２点のデータを直線補間してデータを求めた例で
ある。元々データはスカラー量で次元がないので、第１
２図の（Ａ）〜（Ｃ）の横軸には次元がないが、このデ
ータが時間的な流れであるならば横軸は時間であり、空
間的なものであれば横軸は位置となる。第１２図（Ａ）
は元のデータとＰｌの位置からｘｌの点の補間データを
求める際の、補間関数ｈ（Ｘ）（この場合は直線補間関
数）とを表わしている。

第１２図（Ｂ）は補間されたデータエ寡を示し、第１２
図（Ｃ）は元のデータと補間データを合成したものを示
す。またＰ、とＰ２の間隔は１に正規化しである。この
図で、 １＋　−Ｊ　ｘＰ、　＋　Ｗ２　ＸＰ２　　　　　　　
　　（１）Ｗ＋　”　ｈ（−ｘ＋）　　　　　　　　　
　　　　　　（２）Ｗ２−　ｈ（１−ｘ＋）　　　　　
　　　　　　　　　（３）となることは説明抜きで理解
できる。ここで、Ｗ、、Ｗ、は重み量と呼ばれる。また
、第１２図（Ａ）〜（Ｃ）図から直線補間は２点のデー
タ（２次元の場合は２Ｘ２＝４点のデータ）から演算で
きることがわかる。また（１）、（２）。

（３）式は直線補間ばかりでなく、ｈ　（ｘ）の任意の
関数に対して成立することがわかる。

第１２図（Ａ）〜（Ｃ）は見方を変えると、第１３図（
Ａ）〜（Ｃ）の様にも説明できる。

第１３図（Ａ）は第１２図（Ａ）の元のデータと同じ図
で、第１３図（Ｂ）ではＰｌとＰ、とを直線で結び、第
１３図（Ｃ）で２１の位置からＸ。

の位置における直線ＰＩ、Ｐ２上の点を補間データＰ１
とした。第１２図（Ａ）〜（Ｃ）と第１３図−（Ａ）〜
（Ｃ）の方法は全く等価である。ここで第１３図（Ｂ）
は元のデータＰ、、Ｐ２と第１２図（Ａ）に示された補
間関数ｈ　（ｘ）とのコンボリューション（重畳積分）
に他ならない。

従って、第１３図（Ａ）〜（Ｃ）の方法は元のデータと
補間関数をコンボリューションし、その結果を任意の点
でサンプリングすることを示している。これをリサンプ
リング法という。

このリサンプリング法によれば、補間による伝達特性は
補間開数そのものであり、周波数領域の伝達特性は補間
関数のスペクトルとなる。第１４図には種々の補間関数
を示し、第１５図にはそのスペクトルを示している。両
図において、■は最近傍補間、 ■は直線補間、 ■は３吹掃間で 先に示した文献に示されている式、 ｈ（ｘ）−（ａ＋２）ｌｘｌ３−（ａ＋＋）ｌｘｌ”＋
ｔ　　Ｏ≦ｌｘｌ≦１（４）−ａｌｘＩ’−５ａ１ｘ１
２＋８ａ１ｘｌ−４ａ　　１≦ｌｘｌ≦２（５）Ｊ　　
　　　　　　　　　　２＜　ｌｘｌ　　　　（６）にお
いて、ａ　−−０，５とした場合である。

■は理想低域通過フィルタの例である。

元のデータは既にサンプリング（量子化）されたデータ
であるので、そのサンプリングされたデータの周波数の
上限は、良くしられたナイキストのサンプリング定理に
より、サンプリング周波数をｆ、とすると、ｆ、＝０．
５　ｆｓで定義されるナイキスト周波数に限定される。

ここで言う周波数とは、先に述べた様にデータそのもの
には次元がないので、そのデータが再現されるときの次
元によって、時間周波数または空間周波数などになる。

従って、元のデータを劣化させないためには、補間関数
のスペクトルは周波数がＯからｆ、４までの範囲で、な
るべく低下しないものが望まれる。

また、リサンプリング法から理解できる様に補間後のス
ペクトルは元のサンプリング周波数ｆｓとは異なったり
サンプリング周波数ｆＲＩＩ　　でリサンプリングされ
たスペクトルとなる。一般の補間はデータの密度を上げ
るのに使われるので、ｆ＋＋ｓ＞ｆｓである。よってサ
ンプリング定理によって、ｆ　ＲＮ＝　０．５　ｆ　Ｒ
ｓ＞　ｆ　Ｎでスペクトルは折り返す。

ところで、整数倍の補間をする場合はｆ　Ｒ８”１Ｘｆ
ｓ　　（ｎは正の整数）となり、折り返してもスペクト
ルの位相が合致してエイリアシング（折り返し歪み）は
生じないが、非整数倍の補間をする場合はｆ　ＲＮｑｈ
　ｎ　Ｘ　ｆ　、となり、スペクトルのｆ、より高周波
の部分によりエイリアシングを生じる。よって補間関数
のスペクトルはｆ８より高い周波数ではなるべく低いこ
とが望まれる。従って、上述した２つの条件に最適なも
のは第１５図の■に示した理想低域通過フィルタとなる
。この補間関数は第１４図の■に示される、これは良く
知られた５ＩＮＣ関数である。しかし、５ＩＮＣ関数は
無限に拡がる関数であるため、無限点まで演算しなけれ
ばならない。これを途中で打切ると、領域切捨による歪
みであるトランケーションエラーが生じる。従って、５
ＩＮＣ関数は実用的ではなく、結局第１４図、第１５図
に示した内で■の３吹掃間が最も理想低域通過フィルタ
に近いことがわかる。

さて、第１４図かられかるように、■は１点演算、■は
２点（２次元では２Ｘ２＝４点）演算、■は４点（２次
元では４Ｘ４＝１６点）演算をする必要がある。従来は
これらの演算を計算機のソフトウェアで行なっていた。

補間を計算機で行なうと、元のデータを格納するメモリ
以外に計算後のデータを格納する別のメモリが必要とな
る６例えばデータが画像データで補間後のデータ量が４
０００ｘ　５０００画素とすると、メモリは２０　Ｍ　
ＷＯＲＩ）必要となる。また補間データがディスプレイ
やハードコピーに使われるとすると、補間データを保存
するメモリは高速読み出しメモリである必要から、メモ
リはＩＣメモリとなってしまう。又、この場合はディス
プレイやハードコピーに使われた後に補間データを保存
しておく必要がないので、このＩＣメモリは一時的にし
か使われない。

２０　ＭＷＯＲＤのＩＣメモリは価格、量共に相当なも
のである。また計算時間も長くなり、実用的ではない。

従って、補間データがディスプレイやハードコピーに使
われる場合は、パイプライン処理されるのが良いが、従
来のパイプライン処理装置では整数倍の補間は出来るが
、非整数倍の補間は出来なかった。

例えば、第１６図（Ａ）は元のデータに２倍の直線補間
をする例で、第１６図（Ｂ）は１．５倍の直線補間をす
る例である。黒丸は元のデータＰＩ〜Ｐ３の位置を表わ
し、白丸は補間データ１１〜Ｉ６の位置を表わす。これ
らの図では、データの位置と重み量との関数を表わして
いる。

第１６図（Ａ）から２倍の直線補間の場合は、１１・Ｊ
−Ｉ　Ｘ　ＰＨ＋　Ｗｌ−Ｉ　Ｘ　Ｐ２　　　　　　（
７）Ｉ２−　Ｗｌ−２Ｘ　ＰＩ　”　Ｗｌ−２Ｘ　Ｐ２
　　　　　　（８）Ｉ３　−　　Ｗｌ−ａＸ　ｐ２　　
÷　Ｌ−ｓ　　ｘｐ＝　　　　　　　　　　（９）Ｉ４
　　＝　　Ｊ−４Ｘ　Ｐ２　　”　　Ｗｌ−４Ｘ　Ｐ３
　　　　　　　　　（１０）となることがわかる。但し
、この例ではＷｌ−１＝　Ｗｌ−３・１　　　　　　　
　　　　　（１１）Ｗｌ−１−Ｗｌ−３−０（１２） Ｗｌ−２“Ｗｌ−２・Ｗｌ−４−Ｗｌ−４−１７２（１
３）である。従って、ｒ、、ｔ２とｒ３．ｒ４は各々同
じ元のデータを参照して演算しているので、２倍の補間
の場合は演算回路に人力する元のデータの流れを出力す
る補間されたデータの流れの半分の速さの一定速度で流
せば良い。同様に整数倍の補間であれば倍率が変わって
も速度は変わるが、一定速度であるので、従来のパイプ
ラインでも比較的簡単にこれを実現できる。

しかし第１６図（Ｂ）の１．５倍の補間の場合は１＋−
Ｌ−＋　Ｘ　ｐ、＋ｗ２−、ｘ　Ｐ２　　　　　　　（
１４）Ｉ２−　Ｌ−ｚ　　ｘ　Ｐ＋＋　Ｗｌ−ｚＸ　Ｐ
２　　　　　　　　（１５）■３−　Ｗｌ−３Ｘ　Ｐ２
＋　Ｗｌ−ｓＸ　Ｐ３　　　　　　　　（１Ｂ）Ｉａ−
Ｗｌ−４Ｘ　Ｐ３＋Ｗ２−４Ｘ　Ｐ４（１７）となる。

但し、この場合は Ｌ−＋　−Ｗｌ−４−１（１８） Ｗｌ−１−Ｗｌ−４−０（１９） Ｗｌ−２−Ｗｌ−３−１／３　　　　　　　　　　（２
０）Ｗ、−３・Ｗｌ−２−２／３　　　　　　　　　　
（２１）である。従って演算する際に参照する元のデー
タの同じ組合せは（ＩＩ、１２）、（ｉｓ）。

（１４，Ｉｓ）、（ＩＳ）・・・と分けられ、演算回路
から出力する補間データの流れを一定速度とすれば、人
力する元のデータの流れは一定速度に成り得ないし、逆
に入力を一定速度とすれば、出力は一定速度とならない
。よって従来のパイプラインでは非整数倍の補間処理−
をするのは困難である。

第１図は本発明を１次元のデータ列の補間処理に適用し
た実施例のデータ処理装置のブロック図、例えばオシロ
グラフィなとへ適用したブロック図である。第２図は第
１１各部の信号波形及びデータの流れを表わすタイミン
グチャートで、１．５倍に補間する例である。尚、本例
は（４）。

（５）、（６）式に示された３吹掃間の演算例で、演算
回路１００には４点の重み付は乗算回路９〜１２を含ん
でいる。第３図（Ａ）は第１６図（Ａ）、（Ｂ）と同様
の３吹掃間の例で、第３図（Ｂ）は補間データの位置を
中心に正規化した場合の元のデータ位置と重み量との関
係を示している。また第１図、第２図は演算回路１００
に入力するデータの流れを制御して出力するデータの流
れを一定速度とした例を示している。

第３図（Ａ）、（Ｂ）から解るようにこの演算は（１４
）〜（１７）式と同様に、 １、＊　ｗｌ−ｉ　Ｘｐｏ＋ｗ、−、ＸＰ、＋Ｗ３−Ｉ
　ＸＰ２＋Ｗ４−Ｉ　ＸＰ３ｈ−Ｗｌ−２×ＰＯ”Ｗ２
−２　Ｘ　Ｐｌ”Ｗ！−２Ｘ　Ｐ２◆ｗ４−２ｘ　ｐ３
Ｉｓ−Ｗｌ−３Ｘ　ｈ”Ｌ−ｓ　　Ｘ　Ｐ２”Ｗ３−３
　　Ｘ　Ｐ３φＷ４−３　　ｘＰ４となり、Ｉ４以降工
、〜■、の演算と同様のシーケンスの繰返しとなること
がわかる。

第１図の１はメモリで、図示していない他の手段によっ
てサンプリングされたデータが格納されていて、アドレ
スカウンタ２で指定されたアドレスのデータが読出され
る。アドレスカウンタ２はクロック信号ＣＰでカウント
するが、制御信号発生器３からの出力ＤＩＳが低レベル
のときはカウントしない。これは通常のカウンタＩＣの
イネーブル人力にＤＩＳを人力させることで簡単に実現
できる。従って、メモリ１の出力ＤＡＴＡ（Ｐｎ）は第
２図に示す様にＩ）ＩＳによって制御され、不規則なデ
ータの流れとなる。第２図、第３図（Ａ）、（Ｂ）から
解るように、　１，５倍の補間ではＤＡＴＡ　（Ｐｎ）
の流れ、ＤＩＳ及び重み量（Ｗｌ−）は、３クロツク毎
の周期性があるので、制御信号発生器３及び重み量発生
器７を制御するカウンタ４は３進カウンタ、またはその
整数倍のカウンタである。即ちカウンタ４は補間する倍
率を分数で表わした場合の分子、またはその整数倍のカ
ウンタとなる。例えば、　１，５倍は３７２倍であるの
で、３またはその整数倍のカウンタとなる。よってこの
周期は補間の倍率によって変化するので、倍率を決める
モードＩＰＭがカウンタ４２重み量発生器７に人力し、
周期及び重み量を選択している。ＤＩＳはカウンタ４の
出力をデコードし、半クロツク遅延して作ることができ
るが、前もって信号波形をメモリに格納しておく方が、
融通性が増し好ましい。

一方、メモリ１の出力ＤＡＴＡ　（Ｐ、）はシフトレジ
スタ８にストアされるが、シフトレジスタ８はゲート５
の出力ＬＣＰで制御される。ＬＣＰはＣＰをＤＩＳでゲ
ートされたもので、第２図に示したように歯抜けのクロ
ックである。８−、〜８−４はシフトレジスタ８内部の
シフトされたデータを示し、８−１が最も古く８−４が
最も新しいデータである。従って８−１〜８−４にスト
アされるデータは、第２図に示したようにＬＣＰに同期
した不規則な時間変動を示す。尚、８はシフトレジスタ
でなく、ラッチをカスケードに接続しても構成でき、例
えばＤＡＴＡ　（Ｐｎ’）が８ビツトからなるとすると
、１ビツトのシフトレジスタは８個必要であるが、８ビ
ツトのラッチならば４段シフトであるから４個で済み、
ラッチの方が得である。以後はラッチ８と呼ぶ。　ラッ
チ８の出力ＤＩ〜Ｄ４はの乗算回路９〜１２の一方に各
々人力する。乗算回路９〜１２の他方の人力には重み量
発生器７の出力である重み量Ｗ１〜Ｗ４が各々入力する
。通常の乗算ＩＣは内部にラッチを含むのでクロック信
号ＭＣＰが乗算回路９〜１２に入力している。ＭＣＰは
ＣＰをインバータ６で反転したもので％Ｄｌ〜Ｄ、、Ｗ
、〜Ｗ４が各々確定してから乗算回路９〜１２にラッチ
する様にしている。現在市販されている乗算ＩＣ，例え
ば１６ビツトのものでは米国ＴＲＷ社のＭＰＹ−１６Ｈ
及びピンコンパチブルのアナログデバイセズ社のＡＤＳ
Ｐ−１０１６及びＩＤ７社のＩＤＴ７２１６などは入力
に対して１クロツタ遅れて出力が出てくる。しかし、第
２図では動作を理解し易くするために乗算回路９〜１２
の１クロック遅れを無視して示しである。

乗算回路９〜１２の出力は加算回路１３〜１５で全て加
算され、マルチプレクサ１６に入力する。重み量発生器
７の出力Ｗ！〜Ｗ４を各々８ビツトとすると、乗算回路
９〜１２の出力は１６ビツトとなるが、乗算回路９〜１
２の出力のビット数はなるべく少ない方が加算回路１３
〜１５のＩＣの数が少なくて済む。ＷＩＮＷ４及び加算
回路１３〜１５に入力するデータのビット数をどこまで
減らせるのかは、計算の切捨て誤差、即ちトランケーシ
ョンエラーをいくらに押えるかにかかつている。

またこの演算では負の計算と桁上げの可能性があるため
、正負を表わすサインビットと桁上げを表わすオーバー
フロービットの２ビツトが必要となる。例えば第３図の
３補間間だとＷ、、Ｗ４は負で乗算回路９及び１２は、
負の乗算となる。普通は２の補数演算となる。従って、
加算回路１５の出力は入力データのビット数よりも少な
くとも２ビット多い必要がある。加算回路１５の出力の
最上位ビットはサインビットで次のビットがオーバーフ
ロービットであるので、上から２ビツトを選択ビットと
し、マルチプレクサ１６で負とオーバーフローの処理を
する。即ち、マルチプレクサ１６で負のアンダーフロー
の場合は“０”を、オーバーフローの場合は、最大値（
８ビツトの場合は１６進でＦＦ）を選択する様にしてい
る。

マルチプレクサ１６の出力ＩはＤ／Ａコンバータ１７で
アナログ信号にされアンプ１８を介してＣＲＴ１９の垂
直偏向朽をドライブする。ＣＲＴ１９の電子ビームは、
開示していない水平偏向極によって水平方向に一定速度
で走査されるので、アンプ１８の出力に比例した波形を
得ることができる。マルチプレクサ１６の出力■は第２
図では無視しているが、実際には演算回路１００によっ
てデータは遅延するので、マルチプレクサ１６とＤ／Ａ
コンバータ１７の間にＣＰに同期したラッチを入れるの
が普通であるが、第１図では省略している。また、本実
施例のデータｆｉ理装置は最終出力装置に限定されるも
のではなく、１９は他の出力装置、例えば電磁オシロや
プリンタでも良い。

尚、第４図に示す直線補間は２点の演算、第５図に示す
最近倍量は１点の計算で良いが、第１図の演算回路で常
にｗ、＝Ｗ４　＝Ｏとすれば（２２）〜（２４）式で２
点演算が可能であり、また常にＷ、＝Ｗ４＝Ｏとし、Ｗ
２がＷ、のどちらかがＯならば、同様に１点演算が可能
である。

例えば、元のデータのみを出力したい場合は最近傍補間
が要求される。また、重み量Ｗ、〜Ｗ４を適当に変えれ
ば、（４）〜（６）式に示した式で任意のａの値に対す
る演算も可能である。従って重み量発生器７に入力する
ＩＰＭのデータ内にアルゴリズムモードを含ませて、そ
れによって重み量を選択すれば他の任意のアルゴリズム
も可能である。制御信号発生器３及び重み量発生器７は
ＲＯＭとして倍率モード、アルゴリズムモードを固定さ
せても良いが、制御信号発生器３及び重み量発生器７を
ＲＡＭとして、装置を動作させる前にマイクロコンピュ
ータなどにより、任意のモードのＤＩＳ及びＷ、〜Ｗ４
を各々制御信号発生器３及び重み量発生器７に書き込ん
でも良い。

第６図には種々の倍率の補間に対するＤｉｓの例が示さ
れている。この図で３／２倍は１２７８倍として示され
ている。このようにすると、倍率変化によるＤＩＳの周
期の規則性が増す、第６図かられかる様に本発明は整数
倍と非整数倍の区別はない。またＤＩＳは倍率モードに
依存しアルゴリズムモードにはよらない。さらに第１図
の演算回路を拡張すれば、４点以上の演算も可能であり
、また補間演算以外の、例えばフィルタ演算なども可能
であることはもちろんである。また本例は統計データの
ＩＡ埋などにも有効である。

更に、第１図、第２図の例では演算回路に入力するデー
タの流れを制御して、出力するデータの流れを一定速度
として例を述べたが、本発明の技術思想によれば、この
逆の例もまた可能である。

この場合は第１図の例において、メモリ１の出力ＤＡＴ
Ａ　（Ｐｎ）の速度を半分、即ちアドレスカウンタ２の
出力のＡＤＤＲを１ビツトシフトし、またアドレスカウ
ンタ２は制御信号発生器３の出力ＤＩＳで制御されない
様にする。さらにゲート５を廃止して、ラッチ８の入力
はＣＰとする。

本例のタイミングチャートを第７図に示す。

第７図ではラッチ８のクロックをＣＰとしたが、ＣＰを
１７２分周したクロックでも良い。また重み量発生器７
はＷｌ−３〜Ｗ４−３を２度繰返す例を示したが、重み
量発生器７を制御するアドレスカウンタを別に設け、こ
のカウンタを°制御してＷ、３〜Ｗ４−３を長く引き延
ばしても良い。本例のままは演算回路１００の出力デー
タの流れが一定とならないので、一定速度とする為には
ラインメモリを設け、そのラインメモリのアドレスカウ
ンタを第７図に示すＤＩＳで制御して図の様にアドレス
を飛ばしてラインメモリに書込み、それを一定速度で読
出せば一定速度のデータ列が得られる。また連続的にデ
ータを出力する場合は、２個のラインメモリの書込み読
出しを交互に行なうか、またはＣＲＴ１９のブランキン
グ期間に演算と書込みを行なえば１個のラインメモリで
可能である。また本例では第７図かられかるように１周
期が４クロツクとなり、第１図、第２図の例より処理速
度が遅くなるので、第１図、第２図の例の方が優れてい
る。

次に、第８図は一２次元に拡張し、レーザービームプリ
ンタに応用したデータｌＡＪ！装置のブロック図である
。第９図は第８図の例における副走査方向のデータ転送
を説明するタイミングチャート、第１０図は主走査方向
の各部の信号とデータの流れを示すタイミングチャート
、第１１図は副走査方向の各部の信号とライン毎のデー
タの流れを示すタイミングチャートである。

第８図のメモリ２０は２次元のマトリクス状に配列され
たデータが図示していない他の手段によって書込まれて
いる。本例ではこのデータを主走査方向と副走査方向に
分離したラスク走査で読出すため、主走査アドレスカウ
ンタ２１と副走査アドレスカウンタ２２がある。２３は
主走査方向制御信号発生器、２４は主走査方向カウンタ
、２７は主走査方向重み量発生器で、２１，２３゜２４
．２７は各々第１図の２．３，４．７と同様のものであ
る。但し、主走査アドレスカウンタ２１は後述する主走
査同期信号、即ち主走査方向の１ライン毎に発生する信
号ＢＤＴでリセットされる。副走査アドレスカウンタ２
２は信号ＢＤＴをカウントし、メモリ２０の副走査アド
レスを指定する。また２５はゲート回路、２６はインバ
ータ、２８はシフトレジスタで、これも各々第１図の５
．６．８と同様のものである。２９は主走査方向演算回
路で第１図の演算回路１００と同じもので構成されてい
る。従って、主走査方向の動作に関しては第１図と全く
同じであるので説明を省略し、第１０図のタイミングチ
ャートにおいても省略しである。

ここで、２次元の演算は初めに主走査方向に演算し、次
に副走査方向に演算すれば良いことを示してお（。但し
、式の簡略化のために２Ｘ２＝４点の演算例で示す。４
点のデータ量をマトリクス状に各々Ｐ１．Ｊ　・　Ｐ、
日、ｊ・　Ｐ　１．Ｊｕｌ　＊Ｐ　１４１．　Ｊｕｌと
し、各４点に乗ぜられるべき重み量をｗ、ｘｗ　□Ｗ、
、、ＸＷ　ｌｌ＋　ｗｅ　ＸＷｍ＋、。

Ｗ、１×Ｗ、、Ｉとする。但し、ｉ、ｊ及び文９ｍは各
々主走査方向、副走査方向を表わすとすると、出力Ｉは
次式となる。

ｒ　−ｗ、・Ｗｌ　　・Ｐｌ、Ｊ　　”　Ｗｏｏｌ・Ｗ
ｌ　　・ｈ＋１．　Ｊ”　Ｌ”　ＷＩｌ＋Ｉ”　Ｐｌ、
Ｊｌｌｌ　”　Ｗ＠＋１°Ｌ＋ｌ・Ｐｌ匂、　」◆１と
ころが（２５）式はマトリクス計算によって次の様に分
離できる。

（２６）式右辺の第２項は主走査方向に演算した結果で
あるので、初め主走査方向に重み付は演算をしてから、
次に副走査方向に重み付は演算をすれば良いことがわか
る。これは参照データの数、即ちマトリクスの大きさが
大きくなっても同じである。

従って副走査方向にも主走査方向と同様の回路を設けれ
ば良いのであるが、副走査方向の演算をするには１行の
主走査方向の演算結果を全て保存しておく必要がある。

これにシフトレジスタ２８と同様のシフトレジスタを使
うとすると、例えば主走査方向の補間後のデータ量を４
０００とし、個々のデータが８ビツトとすると、８　ｘ
　４０００＝　３２，０００個のシフトレジスタが必要
となる。また第１図の例で説明した様に８ビツトのラッ
チを使うと４０００ｘ　４　＝　１６，０００個のラッ
チが必要となる。これを高集積化したＩＣを使うとして
も、容量が４０００ｘ　８　ｘ　４　＝　１２８　Ｋビ
ットで入出力端子が８＋８ｘ４＝４０ビンのシフトレジ
スタまたはラッチが必要となる。従って、本例では一般
的なＲＡＭを使った例を示した。一般の市販器の大容量
スタチックＲＡＭはアドレスピンが多く、ビン数を減ら
す為にデータ端子はＩ１０端子となっている。そこでラ
インメモリであるスタテックＲＡＭ３５〜３８は、デー
タを出力するときは３ステートバツフア４３〜４６で入
力がハイインピーダンスになる様に制御する。

スタテックＲＡＭ３５〜３８にデータが人力する時は出
力データが得られないので、スタテックＲＡＭ３５〜３
８の出力データはラッチ３９〜４２でラッチされる。即
ち、スタテックＲＡＭ３５〜３８からデータが出力して
ラッチ３９〜４２にラッチされ、その後３ステートバツ
フア４３〜４６からスタテックＲＡ　）、（３５〜３８
にデータが入力するのをＣＰの１クロック間に行なう。

ラインメモリアドレスカウンタ３４はＢＤＴでリセット
された後、ＣＰをカウントし、主走査方向のアドレスを
出力する。従って、主走査アドレスカウンタ２１とライ
ンメモリアドレスカウンタ３４は同様のものであるが、
スタテックＲＡＭ３５〜３８は補間後のデータが格納さ
れるので、ラインメモリアドレスカウンタ３４は主走査
アドレスカウンタ２１より多くカウントする。またシフ
トレジスタ２８の場合と同様にスタテックＲＡＭ３５に
は最も古いラインがメモリされ、スタテックＲＡＭ３８
には最も新しいラインがメモリされう。従ってデータは
スタテックＲＡＭ３８→３７→３６→３５の順で転送さ
れるのが、ここでも主走査方向と同様の転送制御が必要
となる。

副走査方向制御信号発生器３０．副走査カウンタ３１は
主走査方向の主走査方向制御信号発生器２３、主走査方
向カウンタ２４に各々相当するもので、ＣＰの代りにＢ
ＤＴをクロックするところが異なる。また副走査カウン
タ３１の出力は、主走査方向重み量発生器２７と同様の
副走査方向重み量発生器３２を制御する。また、副走査
方向制御信号発生器３０の出力５ＤＩＳは副走査アドレ
スカウンタ２２を、主走査方向制御信号発生器２３の出
力ＭＤＩＳが主走査アドレスカウンタ２１を制御するの
と同様に制御する。また、スタテックＲＡＭ３５〜３Ｂ
のデータ転送を制御するために、５ＤＩＳは副走査方向
転送制御器３３から発生する書込み信号Ｖ下を制御する
。副走査方向転送制御器３３は主に遅延回路とゲート回
路からなり、人力するＣＰと５ＤＩＳのゲートをとって
ＷＥを作り、またスタテックＲＡＭ３５〜３８の出力が
確定してからラッチ３９〜４２にラッチするためのクロ
ックＤＣＰをＣＰを遅延させて作っている。

第９図のタイミングチャートに従って、スタテックＲＡ
Ｍ３５〜３８のデータ転送について説明する。ＣＰの立
上りでＬＡＤＤＲがカウントされ、このときはＷｌがＨ
ｉｇｈで３ステートバツフア４３〜４６の出力は高イン
ピーダンスであり、スタテックＲＡＭ３５〜３８からデ
ータが出力される。出力データは多少遅延するのでＣＰ
を遅延したＤＣＰで出力データが確定してから、ラッチ
３９〜４２にラッチする。ラッチ３９〜４２にラッチさ
れた後、ＷＥをＬｏｗにすると、スタテックＲＡＭ３５
〜３８は入力モードとなり、３ステートバツフア４３〜
４６の出力はイネーブルとなり、スタテックＲＡＭ３８
には主走査方向演算回路２９の出力ＭＤＡＴＡが、スタ
テックＲＡＭ３７には３ステートバツフア４２の出力、
即ちスタテックＲＡＭ３８にメモリされていたデータが
各々同じアドレスにメモリされる。同様に、スタテック
ＲＡＭ３６にはスタテックＲＡ　Ｍ　３７の、スタテッ
クＲＡＭ３５にはスタテックＲＡＭ３６のデータがメモ
リされる。この間も副走査方向演算回路４７に入力する
データはラッチ３９〜４２でラッチされているので、常
に確定している。

副走査方向演算回路４７は主走査方向演算回路２９と同
様に第１図の演算回路１００と同じものであり、その動
作も第１図の説明と同様であるので省略する。但し、副
走査方向重み量発生器３２の出力ＳＷｌ〜Ｓ　Ｗ　４は
第１０図に示す様に１主走査期間は変わらない。また副
走査方向の転送制御は第１１図に示した様に転送しない
時は５ＤＩＳによってＷＥを禁止することによって制御
される。尚、スタテックＲＡＭ３５〜３８は初め読出さ
れてから転送される為、転送されたラインは次のライン
で読出されて演算される。また第１０図かられかる様に
主走査方向に演算されているデータのアドレスと副走査
方向に演算されているデータのアドレスは遅れがあり、
ラインメモリアドレスカウンタ３４のアドレスは、主走
査アドレスカウンタ２１のアドレスに対して然るべき遅
延が必要である。これはラインメモリアドレスカウンタ
３４のリセットをＢＤＴを遅延させることによって簡単
に実現できる。

副走査方向演算回路４７の出力５ＤＡＴＡは（２５）、
（２６）式で説明した様に２次元補間の演算結果となっ
ており、Ｄ／Ａコンバータ４８でアナログ信号とされ、
アンプ４９を介してＡ／Ｄモジュレータ５０（超音波光
変調素子）を駆動する。レーザ５１からのレーザの光は
、ミラー５２を介してＡ／Ｄモジュレータ５０でアンプ
４９の出力信号に従って強度変調され、回転多面鏡５３
でフィルム５４上を主走査する。フィルム５４は図示し
ていないフィルムを勤ｍ構で矢印方向に副走査され、フ
ィルム５４上には、メモリ２０に格納された２次元デー
タの補間されたデータに従って潜像が形成される。また
回転多面鏡５３よりのレーザ光の一部は、光検出器５５
で検出され、主走査同期信号ＢＤＴとなり、前述したよ
うに主走査方向のリセット、及び副走査方向のカウント
に使われる。

尚、５４は他の媒体、例えば電子写真感光体などでも良
い。また媒体が半導体レーザに感度があれば、Ａ／Ｄモ
ジュレータ５０を必要とせずアンプ４９の出力は直接レ
ーザをドライブすれば良い。本発明はレーザプリンタに
限定されるものではなく、例えばインクジェットプリン
タなどに置き替えることもまた可能である。また、副走
査方向は多少時間的余裕があるので、副走査方向制御信
号発生器３０．副走査カウンタ３１は、マイクロコンピ
ュータのソフトウェアで作り出すことも可能である。ま
た第８図でＡ／Ｄモジュレータ５０、フィルム５４は各
々入力に対して非線型特性を持つので、副走査方向演算
回路４７とＤ／Ａコンバータ４８の間にルックアップテ
ーブルを設け、その非線型特性を補正するのが一般的で
ある。

これまで本発明を１次元、２次元のデータ補間に適用し
た例を述べたが、３次元以上のデータ補間にも有効であ
るのはもちろんである。例えば、人間の助きをメモリし
てロボットに真似させる様な場合、手先などの１点だけ
にしても３次元のデータが長時間に渡ってメモリされね
ばならないため、そのデータ量は膨大となる。一般にこ
のデータはデータ圧縮されてメモリされるが、出力する
ときに補間を使うならば、サンプリング周波数をより遅
くし、さらにデータ量を減らすことが可能となり、本発
明はこの様な場合にも有効である。

以上説明した様に本実施例は従来計算機で行なっていた
補間処理を、データの流れを制御する制御信号発生器を
具備し、演算回路に人力、または出力するデータの一方
のデータの流れを制御して、データの流れの倍率変換を
行なうパイプライン処理装置を提供することにより、大
容量のメモリを必要とせず、高速、または殆どリアルタ
イムで任意の倍率の補間処理を可能とした。また本発明
は補間ｆｆｉ理以外、例えばフィルタ処理にもまた有効
である。

一以下余白一 ［第２の実施例］ 第１７図は第２の実施例のデータＩＡ理装置のブロック
図である。第１８図は第１７１各部におけるライン単位
でのデータの流れを示したタイミングチャートである。

第１７図の１０１はメインバスで、ＣＰＵ１０２、メモ
リ１０３．ＤＭＡ（ダイレクトメモリアクセス）コント
ローラ１０４．パイプライン処理部１０５．データ出力
部１０６がつながっている。メインバス１０１は、図示
していない通常他の機能、例えばターミナル、インター
フェース、データ入力部などがつながっている。ここで
、パイプライン処理部１０５は、前述第１図のパイプラ
イン処理部１０５ａであるとする。

ＤＭＡコントローラ１０４．パイプライン処理部１０５
．データ出力部１０６は互いに独立したデータ転送りロ
ックＣＰ１．ＣＰ２　、ＣＰｓをＲ生し、アドレスカウ
ンタ１０７，１０８と１０９．１１０を各々駆動する。

但し、アドレスカウンタ１０７はＤＭＡ用で、ラインバ
ッファメモリ１１１，１１２のライトアドレスを発生し
、アドレスカウンタ１０８と１０９はパイプライン処理
部用で、ラインバッファメモリ１１１゜１１２のリード
アドレスとラインバッファメモリ１１３．１１４のライ
トアドレスを発生し、さらにアドレスカウンタ１１０は
ラインバッファメモリ１１３，１１４のリードアドレス
を発生する。

またデータ出力部１０６はライン毎の周期信号Ｈ３を発
生し、アドレスカウンタ１０７〜１１０をリセットする
。ＨＳは例えばデータ出力部１０６が２次元画像出力装
置である場合は、主走査同期信号または水平同期信号で
ある。ＨＳはまたＤＭＡコントローラ１０４に入力し、
Ｄ　Ｍ　Ａコントローラ１０４はメモリ１０３のライン
アドレスを制御する。またパイプライン処理部１０５が
２次元処理の場合は、ＨＳはパイプライン処理部１０５
内部のライン転送をするのに使われる。

１１５〜１１８はデータ転送用のスイッチ回路で、スイ
ッチ回路１１５，１１７はラインバッフアメそり１１１
〜１１４のライトイネーブル信号を制御することによっ
て達成でき、スイッチ回路１１６．１１８はマルチプレ
クサで達成できる。

１１９〜１２２はラインバッファメモリ１１１〜１１４
のアドレスを切換えるスイッチ回路で、スイッチ回路１
１６，１１８と同様にマルチプレクサで達成できる。

ＣＰＵ１０２はＤＭＡコントローラ１０４のデータ出力
モードを指令し、メモリ１０３から読出すデータの先頭
アドレスや最終アドレスを設定する。ＣＰＵ１０２はパ
イプライン処理部１０５に対しては処理モードを設定し
、また必要に応じて種々のパラメータの設定や制御信号
を送る。

又、ＣＰＵ１０２はデータ出力部１０６に対しては、例
えばルックアップテーブルの書換えやデータ反転などの
モード設定を行なう。

ＣＰＵ　１０２がデータ出力モードを指令していると、
ＤＭＡコントローラ１０４はＨＳに同期してメモリ１０
３からのデータをラインバッファ１１１または１１２に
ＤＭＡ転送する。スイッチ回路１１５がラインバッファ
１１１を選択している場合は、スイッチ回路１１６はラ
インバッファ１１２を選択し、スイッチ回路１１９はア
ドレスカウンタ１０７を、スイッチ回路１２０はアドレ
スカウンタ１０８を選択していて、メモリ１０３から読
出されたデータは、アドレスカウンタ１０７が出力する
アドレスに従って、スイッチ回路１１５を介してライン
バッファ１１１に書込まれる。ラインバッファ１１２に
書込まれたいたデータはアドレスカウンタ１０８が出力
するアドレスに従って読出され、スイッチ回路１１６を
介してパイプライン処理部１０５で処理される。

パイプライン処理部１０５で処理されたデータは、ライ
ンバッファ１１３または１１４に書込まれるが、スイッ
チ回路１１７がラインバッファ１１３を選択している場
合は、スイッチ回路１１８はラインバッファ１１４を、
スイッチ回路１２１はアドレスカウンタ１０９を、スイ
ッチ回路１２２はアドレスカウンタ１１０を選択してい
て、パイプライン処理部１０５の出力データはアドレス
カウンタ１０９が出力するアドレスに従つて、スイッチ
回路１１７を介してラインバッファ１１３に書込まれる
。ラインバッファ１１４に書込まれていたデータはアド
レスカウンタ１１０が出力するアドレスに従って読出さ
れ、スイッチ回路１１８を介してデータ出力部１０６に
入力し、データ出力部１０６の形態に従って出力される
。

ＣＰ＋　、ＣＦ２　、ＣＦ２は前述した様に各々独立し
た速度のクロック信号で、データ出力部１０６に木質的
に存在するブランキング期間をパイプライン処理部１０
５で有効に使用できるように、ＣＦ２が最も遅くなって
いる。第１８図では速度が速い方からＣＰ　Ｉ＞ＣＰｓ
　＞ＣＰ２とした例を示していて、Ｗは書込み、Ｒは読
出しを示し、ラインの転送状態がわかる様にライン番号
を記している。１ライン分のデータ転送、処理及び出力
が済むと、次のＨＳでスイッチ回路１１５〜１２２は各
々切換わって反転し、ラインバッファ１１２．１１４が
書込みモードに、ラインバッファ１１１，１１３が読出
しモードになる。同様にＨＳ毎にモードが反転し、途切
れなくデータの転送、処理及び出力が行なわれる。即ち
、本例はライン単位でのリアルタイム処理が行なわれて
いると言える。

第１８図かられかる様に、メモリ１０３からＤＭ　Ａコ
ントローラ１０４へのＤＭＡ転送は単時間で行なわれ、
メインバス１０１もＤＭＡ転送によって占有される時間
は短時間であり、空いた時間をＣＰＵ１０２はメインバ
ス１０１を介して他の仕事に使用することができる。ま
たデータ出力部１０６は図の様にブランキング時間があ
るが、パイプライン処理部１０５の処理はＤＭＡ転送及
びデータ出力と無関係の時間で行なわれ、１データ当り
の処理時間を長くして、廉価な低速度のｒｃを使うころ
によりコストの削減をはかつている。

また、第１８図かられかる様に本実施例は２対のライン
バッファメモリを使うため、ＤＭＡ転送とデータ出力間
で２ライン分の遅れが出る。また、１０７〜１１８に関
しては、近年市販されてきたＩＣのＦＩＦＯ（ファース
トインファーストアウト）コントローラ、例えばシダネ
テイスク社の８×６０などを使うことで簡略化できる。

第１９図は第１７図のデータ出力部１０６の出力部分の
一例で、データをＣＲＴに波形として出力した例である
。第１９図の１０１は第７図のメインバス１０１と同じ
で、ルックアップテーブル１２３につながり、ルックア
ップテーブル１２３の内容の書換えを行なっている。ル
ックアップテーブル１２３は例えばデータにウィンドウ
をかけたり、非線型変換を行なったりするのに使われる
。ルックアップテーブル１２３には第１７図のスイッチ
回路１１８から処理されたＤＡＴＡが入力し、変換テー
ブルを通ったのちＤ／Ａコンバータ１２４でアナログ信
号となり、アンプ１２５を介してＣＲＴ１２６の垂直偏
向棒を駆動する。

ＣＲＴ１２６の水平偏向極は偏向信号発生器１２８から
の出力で、ＣＲＴ１２６は電子ビームを水平方向に一定
周期で走査しているので、ＣＲＴ１２６には波形が表示
される。またクロック発生器１２７からの出力ｃｐ、は
、偏向信号発生器１２８で分周されて水平同期信号Ｈ３
となる。本例でＣＲＴ１２６が偏向信号発生器１２８で
水平垂直ともラスク走査され、アンプ１２５の出力はＣ
ＲＴ１２６の電子ビームと輝度変調すれば、ＣＲＴ１２
６には２次元画像が表示される。

第２０図には２次元ラスク走査をするレーザビームプリ
ンタの例を示した。第２０図の１０１．１２３，１２４
，１２５，１２７は第１９図と同様であり、アンプ１２
５の出力はＡＯモジュレータ１２９（超音波光変調素子
）を駆動する。レーザ１３０からのレーザ光はミラー１
３１を介してＡＯモジュレータ１２９でアンプ１２５の
出力信号に従って強度変調され、回転多面鏡１３２でフ
ィルム１３３上を主走査する。フィルム１３３は図示し
ていないフィルムｓｗＪｍ構で矢印方向に副走査され、
フィルム１３３上にはＤＡＴＡに従った潜像が形成され
る。また回転多面鏡１３２よりのレーザ光の一部は光検
出器１３４が検出され主走査同期信号Ｈ３となり、前述
したようにアドレスカウンタ１０７〜１１０のリセット
などに使われる。１３３は他の媒体、例えば電子写真感
光体などでも良い。また媒体が半導体レーザに感度があ
れば、ＡＯモジュレータ１２９を必要とせず、アンプ１
２５の出力は直接レーザをドライブすれば良い。本実施
例はレーザプリンタに限定されるものではなく、例えば
インクジェットプリンタなどに置き替えることもまた可
能である。

尚、本実施例はデータ処理の内容にとられれるものでな
く、第１７図のパイプライン処理部１０５は例えばフィ
ルタ演算などでも良いが、得に補間演算を行なう場合は
前述した様に演算結果のデータの数は元のデータの数よ
り多くなり、本実施例の効果の１つであるメモリの削減
効果が大きい。

以上説明したように本実施例はパイプライン処理部の前
後に各１部ずつのラインバツファメモリを備え、さらに
パイプライン処理をＣＰＵにつながる主バスとは別バス
で行ない、主メモリーラインバッファメモリ間、ライン
バッファメモリーパイプライン処理部−ラインバッファ
メモリ間及びラインバッフアメそり−データ出力部間を
、各々独立した速度でアクセスすることにより、従来装
置の欠点であった大容量メモリを必要とせず、データの
演算中もＣＰＵがパスラインを有効に使用でき、さらに
データ出力部のブランキング期間を演算に有効に使って
演算時間に余裕を持たせ、コストの低減ができるという
効果がある。

〔発明の効果］ 本発明により、演算結果のデータを格納する大容量メモ
リを必要とせず、データの演算中もパスラインを有効に
使用でき、さらにブランキング期間を演算に有効に使っ
て演算時間に余裕を持たせたデータ処理装置を提供でき
る。

【図面の簡単な説明】

第１図は本発明のデータ処理装置を１次元の補間処理に
適用した第１の実施例のブロック図、第２図は第１図番
部の信号とデータの流れを示すタイミングチャート、 第３図（Ａ）、（Ｂ）は３吹掃間をする場合のデータの
位置と重み量との関係図、 第４図（Ａ）、（Ｂ）は直線補間をする場合のデータの
位置と重み量との関係図、 第５図（Ａ）、（Ｂ）は最近傍補間をする場合データの
位置と重み量との関係図、 第６図はデータの流れを制御する信号の種々の補間倍率
の例を示す図、 第７図は第１図の実施例の一部を変えた場合の各部の信
号とデータの流れを示すタイミングチャート、 第８図は第１図を２次元の補間処理に拡張した場合の第
１の実施例のブロック図、 第９図は第８図における副走査方向のデータ転送を説明
するタイミングチャート、 第１０図は第８図における各部の信号とデータの流れを
示す主走査方向のタイミングチャート、第１１図は第８
図における各部の信号とラインの流れを示す副走査方向
のタイミングチャート、第１２図（Ａ）〜（Ｃ）は直線
補間の原理を示す図、 第１３図（Ａ）〜（Ｃ）は第１２図と同様の補間データ
の求め方の別の例を示す図、 第１４図は種々の補間関数の例を示す図、第１５図は第
１４図に示した補間関数のスペクトルを示す図、 第１６図（Ａ）、（Ｂ）は直線補間をする場合のデータ
の位置と重み量との関係を示した整数倍補間と非整数倍
補間の例を示す図、 第１７図は第２の実施例のデータ処理装置のブロック図
、 第１８図は第１７図の各部におけるライン単位でのデー
タの流れを示したタイミングチャート、第１９図、第２
０図は第１７図のデータ出力部の詳細例を示す図である
。 図中、１・・・メモリ、２川アドレスカウンタ、３・・
・制御信号発生器、４・・・カウンタ、５・・・ゲート
、６・・・インバータ、７・・・重み量発生器、８・・
・シフトレジスタ／ラッチ、９〜１２・・・乗算回路、
１３〜１５加算回路、１６・・・マルチプレクサ、１７
・・・Ｄ／Ａコンバータ、１８・・・アンプ、１つ・・
・ＣＲＴ、１０１・・・メインバス、１０２・・・ＣＰ
Ｕ。 １０３・・・メモリ、１ｏ４・・・ＤＭＡコントローラ
。 １０５・・・パイプライン処理部、１ｏ６・・・データ
出力部、１０７〜１１０・・・アドレスカウンタ、１１
１〜１１４川ラインバツフアメモリ、１１５〜１２２・
・・スイッチ回路である。 特許出願人　　　キャノン株式会社 第１１図 （Ａ） （Ｂ） ρ２ ＣＣ） 第１３図 （Ａ） ＩＩ　　　　１２　　　１３　　　１４　　１５（Ｂ） 第１６図

Claims (5)

【特許請求の範囲】
1. （１）パイプライン方式によりデータを処理するデータ
   処理装置において、独立したタイミングでデータをアク
   セスするダイレクトメモリアクセスを司どるダイレクト
   メモリアクセスコントローラ部と、独立したタイミング
   でデータをアクセスするパイプライン方式で演算を行う
   パイプライン演算処理部と、独立したタイミングでデー
   タをアクセスするデータを出力するデータ出力部と、前
   記各部間をそれぞれ繋ぐ、少なくとも１対のラインバッ
   ファとを備えることを特徴とするデータ処理装置。
2. （２）パイプライン演算処理部は、サンプルデータの補
   間のための演算を行うことを特徴とする特許請求の範囲
   第１項記載のデータ処理装置。
3. （３）データ出力部は、表示装置であることを特徴とす
   る特許請求の範囲第１項記載のデータ処理装置。
4. （４）データ出力部は、プリンタであることを特徴とす
   る特許請求の範囲第１項記載のデータ処理装置。
5. （５）データはｎ次元の画像データであることを特徴と
   する特許請求の範囲第１項記載のデータ処理装置。