JPH07192125A - 高速画像サイズ変更に応用するディジタル再標本化集積回路 - Google Patents
高速画像サイズ変更に応用するディジタル再標本化集積回路Info
- Publication number
- JPH07192125A JPH07192125A JP6220317A JP22031794A JPH07192125A JP H07192125 A JPH07192125 A JP H07192125A JP 6220317 A JP6220317 A JP 6220317A JP 22031794 A JP22031794 A JP 22031794A JP H07192125 A JPH07192125 A JP H07192125A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- output
- input
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012952 Resampling Methods 0.000 title abstract description 19
- 230000015654 memory Effects 0.000 claims abstract description 76
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000006835 compression Effects 0.000 abstract description 21
- 238000007906 compression Methods 0.000 abstract description 21
- 238000001914 filtration Methods 0.000 abstract description 16
- 230000006870 function Effects 0.000 abstract description 3
- 230000006837 decompression Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 8
- 238000013507 mapping Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 画像ろ過、画像再標本化および画像圧縮／伸
長などの複数の機能を実行できる再標本化応用に特定し
た集積回路（ＲＳＡ）を提供すること。 【構成】 ＲＳＡは、入力ポート１１に接続した水平フ
ィルタ装置１０と、出力ポート１３に接続した垂直フィ
ルタ装置１２と、メモリポート１５に接続したメモリ制
御装置１４と、構成ポート１７に接続した構成レジスタ
装置１６と、そして、それぞれ水平および垂直フィルタ
装置１０、１２と構成レジスタ装置１６に接続した水平
および垂直位置アキュムレータ１８、２０とを含んでい
る。ＲＳＡの上記構成要素の各々は、１個のＩＣに集積
されている。
長などの複数の機能を実行できる再標本化応用に特定し
た集積回路（ＲＳＡ）を提供すること。 【構成】 ＲＳＡは、入力ポート１１に接続した水平フ
ィルタ装置１０と、出力ポート１３に接続した垂直フィ
ルタ装置１２と、メモリポート１５に接続したメモリ制
御装置１４と、構成ポート１７に接続した構成レジスタ
装置１６と、そして、それぞれ水平および垂直フィルタ
装置１０、１２と構成レジスタ装置１６に接続した水平
および垂直位置アキュムレータ１８、２０とを含んでい
る。ＲＳＡの上記構成要素の各々は、１個のＩＣに集積
されている。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にディジタル画
像処理に関し、とくに、画像のサイズ変更（リサイジン
グ）あるいは再標本化を行なうディジタル画像処理シス
テムに関する。
像処理に関し、とくに、画像のサイズ変更（リサイジン
グ）あるいは再標本化を行なうディジタル画像処理シス
テムに関する。
【０００２】
【従来の技術】フィルムあるいは印刷走査装置、画像処
理加速装置、そしてディジタルハードコピー印刷装置な
ど多くの画像処理システムでは、画像のサイズ変更（リ
サイジング）あるいは再標本化は重要な動作であり、画
像の大きさの拡大（補間）あるいは縮小（間引き）に使
用している。サイズ変更した画像の画素の各々は、サイ
ズ変更動作の結果として、元画像の画素のＮｘＮ近傍の
加重平均として算出する。したがって、サイズ変更動作
は、画像ろ過動作あるいは畳込み動作に似ている。ただ
し、画像ろ過においては、出力画素の標本化格子は同一
であり、そして同じ重みあるいはろ過係数を使用して、
各々の出力画素を算出する。他方、画像のサイズ変更に
おいては、出力画素の位置と入力画素の位置は異なって
おり、各々の出力画素を算出するための重みは、出力画
素と入力標本化格子の距離に依存し、そしてこれらの重
みは各々の出力画素に対して異なる可能性がある。
理加速装置、そしてディジタルハードコピー印刷装置な
ど多くの画像処理システムでは、画像のサイズ変更（リ
サイジング）あるいは再標本化は重要な動作であり、画
像の大きさの拡大（補間）あるいは縮小（間引き）に使
用している。サイズ変更した画像の画素の各々は、サイ
ズ変更動作の結果として、元画像の画素のＮｘＮ近傍の
加重平均として算出する。したがって、サイズ変更動作
は、画像ろ過動作あるいは畳込み動作に似ている。ただ
し、画像ろ過においては、出力画素の標本化格子は同一
であり、そして同じ重みあるいはろ過係数を使用して、
各々の出力画素を算出する。他方、画像のサイズ変更に
おいては、出力画素の位置と入力画素の位置は異なって
おり、各々の出力画素を算出するための重みは、出力画
素と入力標本化格子の距離に依存し、そしてこれらの重
みは各々の出力画素に対して異なる可能性がある。
【０００３】画像全体のサイズ変更を行なうには、次の
ものを含むいくつかの異なる種類の計算を実行しなけれ
ばならない。つまり、間引きあるいは補間の任意のファ
クターに対する、入力標本化格子を基準とする出力画像
画素の位置の計算と、得られた位置の値からのフィルタ
の核（カーネル）係数のアドレスの計算と、そしてこら
のフィルタ係数とＮｘＮ近傍の画素を使用した各々の出
力画素値の計算である。したがって、ソフトウェアのル
ーチンを使用したパーソナルコンピュータあるいはワー
クステーションで画像サイズ変更動作を実行すること
は、処理すべき乗算と加算の量が大きいので、実際的で
はない。そのため、画像サイズ変更動作は、一般的に、
カスタム化集積回路装置のような特化したハードウェア
を使用したディジタル画像処理システムで実行してい
る。
ものを含むいくつかの異なる種類の計算を実行しなけれ
ばならない。つまり、間引きあるいは補間の任意のファ
クターに対する、入力標本化格子を基準とする出力画像
画素の位置の計算と、得られた位置の値からのフィルタ
の核（カーネル）係数のアドレスの計算と、そしてこら
のフィルタ係数とＮｘＮ近傍の画素を使用した各々の出
力画素値の計算である。したがって、ソフトウェアのル
ーチンを使用したパーソナルコンピュータあるいはワー
クステーションで画像サイズ変更動作を実行すること
は、処理すべき乗算と加算の量が大きいので、実際的で
はない。そのため、画像サイズ変更動作は、一般的に、
カスタム化集積回路装置のような特化したハードウェア
を使用したディジタル画像処理システムで実行してい
る。
【０００４】
【発明が解決しようとする課題】画像サイズ変更を行な
うための、ハードウェアによる従来の方法は、様々な要
因によって制限を受けている。たとえば、多数の別個の
集積回路（ＩＣ）に対して、１）画素位置およびアドレ
ス計算をさせること、２）補間フィルタ係数を記憶させ
ること、そして、３）入力画素および係数を乗算／加算
して出力画素値を算出させること（つまり畳込みＩＣの
場合）、などである。複数のＩＣを使用すると、システ
ムの費用が増加すると共に、回路板の占める空間が比較
的大きくなる。さらに、フィルタ係数を画素単位で変換
できる従来の畳込みＩＣ（たとえば、ＴＲＷ社のＴＭＣ
２２４６あるいはｌＳＩ Ｌｏｇｉｃ社のＬ６４２６
０）は、４個の乗算器しか持っていないので、出力画素
を４ｘ４近傍に算出するのに使用できる近傍の大きさを
制限する。この近傍の大きさの制限は、おおきな欠点で
ある。なぜなら、近傍を大きくすれば、出力画像の、雑
音に起因する汚れを減少することができ、より視覚的に
魅力のある結果が得られるからである。最大９ｘ９画素
の近傍あるいは核を支援する従来の畳込みＩＣ（たとえ
ば、ＴＲＷ社のＴＭＣ２２５０あるいはｌＳＩ Ｌｏｇ
ｉｃ社のＬ６４２４３）では、フィルタ係数を画素単位
に選択することができない。最後に、従来の畳込みＩＣ
は、たとえば、カラーフィルム走査装置によって生成で
きる画像の１つの色構成要素以上を含む入力画像データ
源に対する使用には適していない。
うための、ハードウェアによる従来の方法は、様々な要
因によって制限を受けている。たとえば、多数の別個の
集積回路（ＩＣ）に対して、１）画素位置およびアドレ
ス計算をさせること、２）補間フィルタ係数を記憶させ
ること、そして、３）入力画素および係数を乗算／加算
して出力画素値を算出させること（つまり畳込みＩＣの
場合）、などである。複数のＩＣを使用すると、システ
ムの費用が増加すると共に、回路板の占める空間が比較
的大きくなる。さらに、フィルタ係数を画素単位で変換
できる従来の畳込みＩＣ（たとえば、ＴＲＷ社のＴＭＣ
２２４６あるいはｌＳＩ Ｌｏｇｉｃ社のＬ６４２６
０）は、４個の乗算器しか持っていないので、出力画素
を４ｘ４近傍に算出するのに使用できる近傍の大きさを
制限する。この近傍の大きさの制限は、おおきな欠点で
ある。なぜなら、近傍を大きくすれば、出力画像の、雑
音に起因する汚れを減少することができ、より視覚的に
魅力のある結果が得られるからである。最大９ｘ９画素
の近傍あるいは核を支援する従来の畳込みＩＣ（たとえ
ば、ＴＲＷ社のＴＭＣ２２５０あるいはｌＳＩ Ｌｏｇ
ｉｃ社のＬ６４２４３）では、フィルタ係数を画素単位
に選択することができない。最後に、従来の畳込みＩＣ
は、たとえば、カラーフィルム走査装置によって生成で
きる画像の１つの色構成要素以上を含む入力画像データ
源に対する使用には適していない。
【０００５】
【課題を解決するための手段及び作用】本発明は、画像
ろ過、画像再標本化、そして画像圧縮／伸張を含む複数
の機能の実行に使用できる、再標本化応用に特定した集
積回路（ＲＳＡ）を提供する。このＲＳＡは、任意の因
数による画像補間あるいは間引きを支援して柔軟性を提
供すると共に、最大９ｘ９画素の近傍を使用して、高品
質の画像を生成する。ＲＳＡは、垂直サイズ変更および
水平サイズ変更動作のための別個の垂直フィルタ装置お
よび水平フィルタ装置と、垂直および水平位置アキュム
レータ装置と、垂直および水平アキュムレータ装置をロ
ードする構成レジスタと、そして、ＲＳＡと複数の外部
メモリバンクとのインタフェースをとるためのメモリ制
御装置とを含む。垂直および水平フィルタ装置は、好ま
しくは、９個の乗算器と、９個の対応する係数メモリを
含む。そして、各々のメモリは、好ましくは、３２個の
係数を記憶するための記憶空間を持つ。これらの係数
は、垂直および水平位置アキュムレータ装置の出力に応
じて、画素単位でアドレス指定される。ＲＳＡは、複数
の色構成要素を含む入力データの流れを処理し、これら
の色構成要素のすべてを同時にサイズ変更するように設
計されている。
ろ過、画像再標本化、そして画像圧縮／伸張を含む複数
の機能の実行に使用できる、再標本化応用に特定した集
積回路（ＲＳＡ）を提供する。このＲＳＡは、任意の因
数による画像補間あるいは間引きを支援して柔軟性を提
供すると共に、最大９ｘ９画素の近傍を使用して、高品
質の画像を生成する。ＲＳＡは、垂直サイズ変更および
水平サイズ変更動作のための別個の垂直フィルタ装置お
よび水平フィルタ装置と、垂直および水平位置アキュム
レータ装置と、垂直および水平アキュムレータ装置をロ
ードする構成レジスタと、そして、ＲＳＡと複数の外部
メモリバンクとのインタフェースをとるためのメモリ制
御装置とを含む。垂直および水平フィルタ装置は、好ま
しくは、９個の乗算器と、９個の対応する係数メモリを
含む。そして、各々のメモリは、好ましくは、３２個の
係数を記憶するための記憶空間を持つ。これらの係数
は、垂直および水平位置アキュムレータ装置の出力に応
じて、画素単位でアドレス指定される。ＲＳＡは、複数
の色構成要素を含む入力データの流れを処理し、これら
の色構成要素のすべてを同時にサイズ変更するように設
計されている。
【０００６】
【実施例】図１は、本発明によるＲＳＡのブロック図で
ある。ＲＳＡは、入力ポート１１に接続した水平フィル
タ装置１０と、出力ポート１３に接続した垂直フィルタ
装置１２と、メモリポート１５に接続したメモリ制御装
置１４と、構成ポート１７に接続した構成レジスタ装置
１６と、そして、それぞれ水平および垂直フィルタ装置
１０、１２と構成レジスタ装置１６に接続した水平およ
び垂直位置アキュムレータ１８、２０とを含んでいる。
水平フィルタ装置１０と垂直フィルタ装置１２の出力
は、マルチプレクサ（ＭＵＸ）２２にも接続しており、
垂直フィルタ装置１２の出力を選択して、メモリ制御装
置１４の入力に返すことができる。ＲＳＡの上記構成要
素の各々は、１個のＩＣに集積されている。
ある。ＲＳＡは、入力ポート１１に接続した水平フィル
タ装置１０と、出力ポート１３に接続した垂直フィルタ
装置１２と、メモリポート１５に接続したメモリ制御装
置１４と、構成ポート１７に接続した構成レジスタ装置
１６と、そして、それぞれ水平および垂直フィルタ装置
１０、１２と構成レジスタ装置１６に接続した水平およ
び垂直位置アキュムレータ１８、２０とを含んでいる。
水平フィルタ装置１０と垂直フィルタ装置１２の出力
は、マルチプレクサ（ＭＵＸ）２２にも接続しており、
垂直フィルタ装置１２の出力を選択して、メモリ制御装
置１４の入力に返すことができる。ＲＳＡの上記構成要
素の各々は、１個のＩＣに集積されている。
【０００７】入力ポート１１、出力ポート１３、そして
メモリポート１５は、データ信号と制御信号を、ＲＳＡ
と外部装置の間で転送するために、使用する。入力ポー
ト１１は、１６ビットからなる入力データバス（ＩＤ）
と，ＲＳＡが能動状態にして入力画素データを要求する
ための入力データストローブ線（ＩＳＴＲＢ）と，ＲＳ
Ａが１行の完全な入力画像データを読み出せるとき、外
部装置が能動状態にする入力行開始線（ＩＬＳ）と，そ
して、次の行の入力画像データを取り込める状態のとき
に、ＲＳＡが能動状態にする入力実行可能線（ＩＲＤ
Ｙ）とを含んでいる。同様に、出力ポート１３は、１６
ビットからなる出力データバス（ＯＤ）と、出力データ
バスに有効な出力画像データが存在するときＲＳＡが能
動状態にする出力データストローブ線（ＯＳＴＲＢ）
と、出力画像データの任意の行のすべての画素を生成し
ているときＲＳＡが能動状態にし、出力画像データの連
続する行と行の間で非能動状態にする出力行有効線（Ｏ
ＬＶ）と、出力画像のすべての行を出力し終わったとき
ＲＳＡが能動状態にする出力画像終了線（ＯＤＯＮＥ）
と、そして、ＲＳＡが能動状態にして補間データを出力
でデータバスＯＤに送出していることを示す出力フォト
ＣＤ補間線（ＯＰＣＤＩ）とを含んでいる。図示した実
施例では、メモリポート１５は、好ましくは、１６ビッ
トからなるメモリアドレスバス（ＭＡ）と、５本の８ビ
ットからなる両方向メモリバンクデータバス（ＭＤ０〜
ＭＤ４）と、５本のメモリ書込み可能線（ＭＷＥ）と、
そして５本のメモリ出力可能線（ＯＥ）を含む。これら
は、すべて、それぞれ、外部メモリバンクＭ０〜Ｍ４に
接続している。構成ポート１７は、構成データと係数デ
ータをＲＳＡに記憶するのに使用する１０ビットからな
る構成データバス（ＣＤ）と、好ましくは立上りエッジ
を使用して構成レジスタと係数メモリ（後述）にデータ
を記憶する構成データストローブ線（ＣＳＴＲＢ）と、
そして、ハイ（ＨＩＧＨ）に設定して構成レジスタにデ
ータを記憶し、ロー（ＬＯＷ）に設定して係数メモリに
データを記憶する構成／係数選択線（ＣＮＦＢ）とを含
む。ＲＳＡに接続する上記以外の要素は、主クロック線
（ＭＣＬＫ），電圧線（ＶＤＤ），そしてロジック接地
（ＧＮＤ）などである。ＭＣＬＫは、３３ＭＨｚの外部
主クロック信号をＲＳＡに供給する。ＲＳＡは、この信
号を使用して、内部タイミング信号と外部制御信号を生
成する。
メモリポート１５は、データ信号と制御信号を、ＲＳＡ
と外部装置の間で転送するために、使用する。入力ポー
ト１１は、１６ビットからなる入力データバス（ＩＤ）
と，ＲＳＡが能動状態にして入力画素データを要求する
ための入力データストローブ線（ＩＳＴＲＢ）と，ＲＳ
Ａが１行の完全な入力画像データを読み出せるとき、外
部装置が能動状態にする入力行開始線（ＩＬＳ）と，そ
して、次の行の入力画像データを取り込める状態のとき
に、ＲＳＡが能動状態にする入力実行可能線（ＩＲＤ
Ｙ）とを含んでいる。同様に、出力ポート１３は、１６
ビットからなる出力データバス（ＯＤ）と、出力データ
バスに有効な出力画像データが存在するときＲＳＡが能
動状態にする出力データストローブ線（ＯＳＴＲＢ）
と、出力画像データの任意の行のすべての画素を生成し
ているときＲＳＡが能動状態にし、出力画像データの連
続する行と行の間で非能動状態にする出力行有効線（Ｏ
ＬＶ）と、出力画像のすべての行を出力し終わったとき
ＲＳＡが能動状態にする出力画像終了線（ＯＤＯＮＥ）
と、そして、ＲＳＡが能動状態にして補間データを出力
でデータバスＯＤに送出していることを示す出力フォト
ＣＤ補間線（ＯＰＣＤＩ）とを含んでいる。図示した実
施例では、メモリポート１５は、好ましくは、１６ビッ
トからなるメモリアドレスバス（ＭＡ）と、５本の８ビ
ットからなる両方向メモリバンクデータバス（ＭＤ０〜
ＭＤ４）と、５本のメモリ書込み可能線（ＭＷＥ）と、
そして５本のメモリ出力可能線（ＯＥ）を含む。これら
は、すべて、それぞれ、外部メモリバンクＭ０〜Ｍ４に
接続している。構成ポート１７は、構成データと係数デ
ータをＲＳＡに記憶するのに使用する１０ビットからな
る構成データバス（ＣＤ）と、好ましくは立上りエッジ
を使用して構成レジスタと係数メモリ（後述）にデータ
を記憶する構成データストローブ線（ＣＳＴＲＢ）と、
そして、ハイ（ＨＩＧＨ）に設定して構成レジスタにデ
ータを記憶し、ロー（ＬＯＷ）に設定して係数メモリに
データを記憶する構成／係数選択線（ＣＮＦＢ）とを含
む。ＲＳＡに接続する上記以外の要素は、主クロック線
（ＭＣＬＫ），電圧線（ＶＤＤ），そしてロジック接地
（ＧＮＤ）などである。ＭＣＬＫは、３３ＭＨｚの外部
主クロック信号をＲＳＡに供給する。ＲＳＡは、この信
号を使用して、内部タイミング信号と外部制御信号を生
成する。
【０００８】水平フィルタ装置１０と垂直フィルタ装置
１２は、それぞれ、９個のタップ要素０〜８と、１個の
９入力加算器で構成されている。図２に示すように、各
々のタップ要素は、好ましくは、８ビットｘ８ビットの
乗算器３０と、係数を記憶するための３２語ｘ８ビット
の係数ＲＡＭメモリ３２と、入力および出力レジスタ３
４、３６と、そして、乗算器の入力データを選択するた
めのマルチプレクサ３８を含む。全てのタップ要素のた
めの係数メモリには、構成レジスタ１６を介して、デー
タを記憶する。各々の画素につき、３２個の係数の１つ
を、水平および垂直位置アキュムレータ装置１８、２０
により、ＣＯＥＦＦ−ＳＥＬ入力を介して、選択する。
水平フィルタ装置１０については、タップ０のＤＡＴＡ
−ＩＮポートが、ＲＳＡの入力ポートに接続される。各
々の水平フィルタのタップ要素のＤＡＴＡ−ＯＵＴポー
トは、次のタップ要素のＤＡＴＡ−ＩＮポートにデータ
を供給する。そのとき、タップ８のＤＡＴＡ−ＯＵＴポ
ートは未接続状態である。垂直フィルタ装置１２につい
ては、９本のすべてのＤＡＴＡ−ＩＮポートが、メモリ
制御装置１４に並列接続されている。各々のフィルタ装
置１０、１２においては、９本のＰＲＯＤＵＣＴポート
が、９個の積の和を計算する９入力加算器（図示しな
い）に接続される。この加算器の出力は、８ビットにな
って、水平フィルタ装置１０の場合は、ＲＳＡのメモリ
ポート１５へ、そして垂直フィルタ装置１２の場合は、
ＲＳＡの出力ポート１３へ送出される。
１２は、それぞれ、９個のタップ要素０〜８と、１個の
９入力加算器で構成されている。図２に示すように、各
々のタップ要素は、好ましくは、８ビットｘ８ビットの
乗算器３０と、係数を記憶するための３２語ｘ８ビット
の係数ＲＡＭメモリ３２と、入力および出力レジスタ３
４、３６と、そして、乗算器の入力データを選択するた
めのマルチプレクサ３８を含む。全てのタップ要素のた
めの係数メモリには、構成レジスタ１６を介して、デー
タを記憶する。各々の画素につき、３２個の係数の１つ
を、水平および垂直位置アキュムレータ装置１８、２０
により、ＣＯＥＦＦ−ＳＥＬ入力を介して、選択する。
水平フィルタ装置１０については、タップ０のＤＡＴＡ
−ＩＮポートが、ＲＳＡの入力ポートに接続される。各
々の水平フィルタのタップ要素のＤＡＴＡ−ＯＵＴポー
トは、次のタップ要素のＤＡＴＡ−ＩＮポートにデータ
を供給する。そのとき、タップ８のＤＡＴＡ−ＯＵＴポ
ートは未接続状態である。垂直フィルタ装置１２につい
ては、９本のすべてのＤＡＴＡ−ＩＮポートが、メモリ
制御装置１４に並列接続されている。各々のフィルタ装
置１０、１２においては、９本のＰＲＯＤＵＣＴポート
が、９個の積の和を計算する９入力加算器（図示しな
い）に接続される。この加算器の出力は、８ビットにな
って、水平フィルタ装置１０の場合は、ＲＳＡのメモリ
ポート１５へ、そして垂直フィルタ装置１２の場合は、
ＲＳＡの出力ポート１３へ送出される。
【０００９】水平および垂直フィルタ装置１０、１２
は、それぞれ、水平および垂直位置アキュムレータ１
８、２０によって制御される。これらの位置アキュムレ
ータは、各々の出力画素あるいは行の位置を算出する。
算出された位置は、各々の計算に対して、どのフィルタ
係数とどの画像データを使用するかを決定する。図３に
示すように、ＲＳＡは、入力画像（行）間の間隔を、３
２個の副間隔、つまり３２個のビンに分割する。ビン
ｎ’は、位置ｉ＋ｎ’／３２で中心に置かれ、そしてそ
の中心から＋／−１／６４だけ延びる。ここで、ｉは出
力画素位置の整数部であり、ｎ’は後述するビンあるい
は副画素指数である。各々のビンは、１セットのフィル
タ係数と、各々のフィルタタップ要素の係数メモリの位
置とに対応する。
は、それぞれ、水平および垂直位置アキュムレータ１
８、２０によって制御される。これらの位置アキュムレ
ータは、各々の出力画素あるいは行の位置を算出する。
算出された位置は、各々の計算に対して、どのフィルタ
係数とどの画像データを使用するかを決定する。図３に
示すように、ＲＳＡは、入力画像（行）間の間隔を、３
２個の副間隔、つまり３２個のビンに分割する。ビン
ｎ’は、位置ｉ＋ｎ’／３２で中心に置かれ、そしてそ
の中心から＋／−１／６４だけ延びる。ここで、ｉは出
力画素位置の整数部であり、ｎ’は後述するビンあるい
は副画素指数である。各々のビンは、１セットのフィル
タ係数と、各々のフィルタタップ要素の係数メモリの位
置とに対応する。
【００１０】動作を説明すると、まず、画像サイズ変更
の所望の量に対する出力画素および行間隔値を、水平お
よび垂直位置アキュムレータ装置に入力する。これらの
値は、出力画素（行）数で割った入力画素数として定義
される。したがって、出力画素あるいは出力行の間隔
は、補間動作の場合は、１より小さくなり、間引き動作
の場合は、１より大きくなる。出力画素および行間隔値
は、３ビットからなる整数部と１６ビットからなる小数
部で表わされる。したがって、出力画素（行）間の最大
間隔は、７．９９９９８入力画素（行）になる。位置
０．０から始まり、水平および垂直位置アキュムレータ
装置は、各々の画素につき、画素（行）間隔単位で増分
し、そして、現在の出力画素（行）の位置を保持する。
現在の出力画素および行位置は、１３ビットからなる整
数部（最大８１９２ｘ８１９２の入力画像に及ぶ）と、
１６ビットからなる小数部で表わされる。任意の出力画
素の場合、その位置の整数部は、画像再標本化式のｉに
対応する。この整数部は、現在の出力画素を算出するに
は、どの入力データを使用すべきかを決定する。出力位
置の小数部は、出力位置がどれだけ入力標本化格子に接
近しているかを表わす。この小数位置は、出力画素がど
のビンｎ’に属すかを指定すると共に、どのセットのフ
ィルタ係数を周囲の入力画素に当てはめるかを決定する
のに使用する。各々の出力位置の小数部は、最も近い１
／３２番目に丸められ、そして３２を掛けて、０から３
１のビン番号を算出するのに使用する。
の所望の量に対する出力画素および行間隔値を、水平お
よび垂直位置アキュムレータ装置に入力する。これらの
値は、出力画素（行）数で割った入力画素数として定義
される。したがって、出力画素あるいは出力行の間隔
は、補間動作の場合は、１より小さくなり、間引き動作
の場合は、１より大きくなる。出力画素および行間隔値
は、３ビットからなる整数部と１６ビットからなる小数
部で表わされる。したがって、出力画素（行）間の最大
間隔は、７．９９９９８入力画素（行）になる。位置
０．０から始まり、水平および垂直位置アキュムレータ
装置は、各々の画素につき、画素（行）間隔単位で増分
し、そして、現在の出力画素（行）の位置を保持する。
現在の出力画素および行位置は、１３ビットからなる整
数部（最大８１９２ｘ８１９２の入力画像に及ぶ）と、
１６ビットからなる小数部で表わされる。任意の出力画
素の場合、その位置の整数部は、画像再標本化式のｉに
対応する。この整数部は、現在の出力画素を算出するに
は、どの入力データを使用すべきかを決定する。出力位
置の小数部は、出力位置がどれだけ入力標本化格子に接
近しているかを表わす。この小数位置は、出力画素がど
のビンｎ’に属すかを指定すると共に、どのセットのフ
ィルタ係数を周囲の入力画素に当てはめるかを決定する
のに使用する。各々の出力位置の小数部は、最も近い１
／３２番目に丸められ、そして３２を掛けて、０から３
１のビン番号を算出するのに使用する。
【００１１】たとえば、ここで、５個の画素からなる入
力行と、８個の画素からなる出力行、つまり、１．６に
よる補間について考えてみる。出力画素の間隔は、した
がって、５／８＝０．６２５入力画素になる。図４は、
出力画素の位置を示すが、分かりやすくするため、８個
のビンだけを示してある。ここで、４タップ補間モード
を使用したと仮定すると、出力画素ｏ３は、入力画素ｉ
０、ｉ１、ｉ２、ｉ３と、ビン５（８個のビンの内）に
属す１セットの係数とから求められる。また、出力画素
ｏ３は、ビン７（８個のビンの内）に属す１セットの係
数を使用して、入力画素ｉ０、ｉ１、ｉ２、ｉ３だけか
らも求められる。
力行と、８個の画素からなる出力行、つまり、１．６に
よる補間について考えてみる。出力画素の間隔は、した
がって、５／８＝０．６２５入力画素になる。図４は、
出力画素の位置を示すが、分かりやすくするため、８個
のビンだけを示してある。ここで、４タップ補間モード
を使用したと仮定すると、出力画素ｏ３は、入力画素ｉ
０、ｉ１、ｉ２、ｉ３と、ビン５（８個のビンの内）に
属す１セットの係数とから求められる。また、出力画素
ｏ３は、ビン７（８個のビンの内）に属す１セットの係
数を使用して、入力画素ｉ０、ｉ１、ｉ２、ｉ３だけか
らも求められる。
【００１２】メモリ制御装置１４の機能は、ＲＳＡと、
中間データ記憶用の外部メモリバンク（Ｍ０〜Ｍ４）と
の間のインタフェースを行なうと共に、垂直フィルタ装
置１２への入力を制御することである。垂直フィルタ装
置が、４タップ補間モードで動作するように構成されて
いるとき、５つのメモリバンクはすべて能動状態（アク
ティブ）である。垂直フィルタ装置が、９タップ補間モ
ードで動作するように構成されているときは、４つのメ
モリバンクしか使用しない。また、圧縮／伸長モード
（たとえば、本発明の一部をなす米国特許第４、９６
９、２０４号に開示されている種類の階層型あるいはピ
ラミッド型圧縮算法を使用した圧縮／伸長モード）の場
合も、５つのすべてのメモリバンクを使用する。メモリ
制御装置１４は、水平フィルタ装置１０からの外部メモ
リバンクＭ０〜Ｍ４への書込みと、垂直フィルタ装置１
２によるメモリバンクＭ０からＭ４からの読出しとを交
互配置するので、両方のフィルタ装置は、同時に動作す
ることができる。メモリ制御装置１４内のマルチプレク
サは、各々のメモリバンクから来たデータを、ＲＳＡの
動作モードに従って、対応するフィルタタップに転送す
る。
中間データ記憶用の外部メモリバンク（Ｍ０〜Ｍ４）と
の間のインタフェースを行なうと共に、垂直フィルタ装
置１２への入力を制御することである。垂直フィルタ装
置が、４タップ補間モードで動作するように構成されて
いるとき、５つのメモリバンクはすべて能動状態（アク
ティブ）である。垂直フィルタ装置が、９タップ補間モ
ードで動作するように構成されているときは、４つのメ
モリバンクしか使用しない。また、圧縮／伸長モード
（たとえば、本発明の一部をなす米国特許第４、９６
９、２０４号に開示されている種類の階層型あるいはピ
ラミッド型圧縮算法を使用した圧縮／伸長モード）の場
合も、５つのすべてのメモリバンクを使用する。メモリ
制御装置１４は、水平フィルタ装置１０からの外部メモ
リバンクＭ０〜Ｍ４への書込みと、垂直フィルタ装置１
２によるメモリバンクＭ０からＭ４からの読出しとを交
互配置するので、両方のフィルタ装置は、同時に動作す
ることができる。メモリ制御装置１４内のマルチプレク
サは、各々のメモリバンクから来たデータを、ＲＳＡの
動作モードに従って、対応するフィルタタップに転送す
る。
【００１３】画像ろ過モードあるいは画像再標本化モー
ドのいずれにおいても、ＲＳＡは、３色の行が交互配置
された入力画像データを取り込むことができる。この３
色モードを選択した場合、各々の外部ＳＲＡＭは、３色
構成要素の３本の行を記憶できるように、つまり、合計
９本の水平再標本化／ろ過行を記憶できるように、容量
を十分に大きくとる必要がある。
ドのいずれにおいても、ＲＳＡは、３色の行が交互配置
された入力画像データを取り込むことができる。この３
色モードを選択した場合、各々の外部ＳＲＡＭは、３色
構成要素の３本の行を記憶できるように、つまり、合計
９本の水平再標本化／ろ過行を記憶できるように、容量
を十分に大きくとる必要がある。
【００１４】垂直フィルタ装置１２が、９タップ補間モ
ードで動作するように構成されていると、４つのメモリ
バンクが使用される。各々のＳＲＡＭメモリバンクは、
３本の行の、水平方向に再標本化／ろ過したデータを記
憶するので、４バンクを合わせて１２行の環状バッファ
を形成する。画像データは、３つの連続するメモリ位置
が、３本の隣接する行に対し、同一の番号の画素を持つ
ように、グループに分けて記憶される。この方法では、
９個の水平方向に再標本化／ろ過された画素の各々の列
は、連続するアドレスに対して読出しサイクルを３回実
行することにより、読み出される。この場合、各読出し
サイクルは、３つのメモリバンクを並列にアクセスす
る。メモリ制御装置１４は、常に、環状バッファから最
も古い９行を読み出し、読み出した９行を垂直フィルタ
装置１２の対応タップに送出する。メモリの３回の読出
しと読出しの間に、メモリ制御装置１４は、１個の水平
方向にろ過された画素を、４つのメモリバンクの１つに
書き込む。図５は、上記の動作モードのタイミングと、
両方のフィルタ装置の同時動作を示す。
ードで動作するように構成されていると、４つのメモリ
バンクが使用される。各々のＳＲＡＭメモリバンクは、
３本の行の、水平方向に再標本化／ろ過したデータを記
憶するので、４バンクを合わせて１２行の環状バッファ
を形成する。画像データは、３つの連続するメモリ位置
が、３本の隣接する行に対し、同一の番号の画素を持つ
ように、グループに分けて記憶される。この方法では、
９個の水平方向に再標本化／ろ過された画素の各々の列
は、連続するアドレスに対して読出しサイクルを３回実
行することにより、読み出される。この場合、各読出し
サイクルは、３つのメモリバンクを並列にアクセスす
る。メモリ制御装置１４は、常に、環状バッファから最
も古い９行を読み出し、読み出した９行を垂直フィルタ
装置１２の対応タップに送出する。メモリの３回の読出
しと読出しの間に、メモリ制御装置１４は、１個の水平
方向にろ過された画素を、４つのメモリバンクの１つに
書き込む。図５は、上記の動作モードのタイミングと、
両方のフィルタ装置の同時動作を示す。
【００１５】２個あるいは３個の色画像の場合、異なる
色構成要素で形成した画素は、行の長さの２倍あるいは
３倍離れたメモリ位置に記憶される。つまり、入力画像
が、行を交互配置したＲＧＢデータの場合、その画像の
３つの行のすべてのＲ画素は一緒に記憶され、それら
に、同じ３つの行のすべてのＧ画素が後続し、さらに、
同じ３つの行のすべてのＢ画素が後続する。
色構成要素で形成した画素は、行の長さの２倍あるいは
３倍離れたメモリ位置に記憶される。つまり、入力画像
が、行を交互配置したＲＧＢデータの場合、その画像の
３つの行のすべてのＲ画素は一緒に記憶され、それら
に、同じ３つの行のすべてのＧ画素が後続し、さらに、
同じ３つの行のすべてのＢ画素が後続する。
【００１６】垂直フィルタ装置が、４タップ補間モード
で動作するように構成されているとき、５つのメモリバ
ンクがすべて使用されて、水平方向に再標本化／ろ過し
たデータを１行記憶する。したがって、５つのバンクに
よって、５本の行からなる環状バッファを実現できる。
４本の隣接する行が、５つのバンクの４つから並列に読
み出され、垂直フィルタに入力され、同時に、水平フィ
ルタの現在の出力が、５つのバンクの１つに書き込まれ
る。図６は、この動作モードのタイミングを示す。
で動作するように構成されているとき、５つのメモリバ
ンクがすべて使用されて、水平方向に再標本化／ろ過し
たデータを１行記憶する。したがって、５つのバンクに
よって、５本の行からなる環状バッファを実現できる。
４本の隣接する行が、５つのバンクの４つから並列に読
み出され、垂直フィルタに入力され、同時に、水平フィ
ルタの現在の出力が、５つのバンクの１つに書き込まれ
る。図６は、この動作モードのタイミングを示す。
【００１７】画像のサイズ変更の量と、算出中の出力行
の位置次第で、両方のフィルタ装置は能動状態でなくな
る場合がある。たとえば、４タップ補間モードの動作に
おける２Ｘ補間の場合を仮定してみよう。２Ｘ補間の場
合、垂直フィルタ装置１２は、水平フィルタ装置１０の
２倍の行数を生成する必要がある。図６は、両方のフィ
ルタ装置１０、１２が能動状態にあることを示す。２Ｘ
補間の場合のように、水平フィルタ装置が能動状態でな
いとき、垂直フィルタ装置１２が、４個の画素からなる
１つの縦列を、各々の主クロックサイクルで読み出す。
の位置次第で、両方のフィルタ装置は能動状態でなくな
る場合がある。たとえば、４タップ補間モードの動作に
おける２Ｘ補間の場合を仮定してみよう。２Ｘ補間の場
合、垂直フィルタ装置１２は、水平フィルタ装置１０の
２倍の行数を生成する必要がある。図６は、両方のフィ
ルタ装置１０、１２が能動状態にあることを示す。２Ｘ
補間の場合のように、水平フィルタ装置が能動状態でな
いとき、垂直フィルタ装置１２が、４個の画素からなる
１つの縦列を、各々の主クロックサイクルで読み出す。
【００１８】ＲＳＡが圧縮／伸長モードで動作すると
き、５つのメモリバンクのすべてが使用される。３つの
バンクが、９タップ補間モードの場合と同じ方法で、９
行の水平方向に再標本化／ろ過したデータの記憶に使用
される。残りの２つのバンクは、２行の水平および垂直
方向にろ過したデータを、１行ずつ記憶するのに使用さ
れる。垂直フィルタ装置１２は、後述するように、ろ過
したデータと双線形補間したデータの生成を交互に行な
う。ろ過を行なうとき、メモリ制御装置１４は、９行の
水平方向にろ過した画像のデータを、バンクＭ０、Ｍ
１、Ｍ２から、３つの読出しサイクルで、読み出し、そ
して、読み出したデータを対応するフィルタタップに送
出する。垂直フィルタ装置１２の出力は、メモリ制御装
置１４によって、バンクＭ３とＭ４へ、交互に書き込ま
れる。タイミングは、９タップ／４バンク動作モードの
場合と同じで、読出しに３サイクル、書き込みに１サイ
クル、合計４サイクルが必要である。水平フィルタ装置
１０は、垂直フィルタ装置がこのモードで動作している
ときは、能動状態にはなりえない。なぜなら、メモリ制
御装置１４が、垂直フィルタ装置１２からデータを書き
込むように構成されているからである。垂直フィルタ装
置１２が補間データを生成しているとき、メモリ制御装
置１４は、データをバンクＭ３とＭ４から並列に読み出
し、そしてバンクＭ３から読み出したデータをフィルタ
のタップ０へ、バンク４から読み出したデータをフィル
タのタップ２へ送出する。連続的に読み出すことによ
り、タップ０のデータ値がタップ１へシフトされ、タッ
プ２のデータ値がタップ３へシフトされる。水平フィル
タ装置１０は、垂直フィルタ装置１２が補間を実行して
いるとき、能動状態になることができる。水平フィルタ
装置１０で得られた結果は、バンクＭ０、Ｍ１あるいは
Ｍ２に書き込まれ、メモリに記憶されている最も古い行
のデータに置き変わる。このときのタイミングは、４タ
ップ／５バンクモードの動作のタイミングと同じであ
る。図７と図８は、圧縮／伸長モードの動作のタイミン
グを示す。
き、５つのメモリバンクのすべてが使用される。３つの
バンクが、９タップ補間モードの場合と同じ方法で、９
行の水平方向に再標本化／ろ過したデータの記憶に使用
される。残りの２つのバンクは、２行の水平および垂直
方向にろ過したデータを、１行ずつ記憶するのに使用さ
れる。垂直フィルタ装置１２は、後述するように、ろ過
したデータと双線形補間したデータの生成を交互に行な
う。ろ過を行なうとき、メモリ制御装置１４は、９行の
水平方向にろ過した画像のデータを、バンクＭ０、Ｍ
１、Ｍ２から、３つの読出しサイクルで、読み出し、そ
して、読み出したデータを対応するフィルタタップに送
出する。垂直フィルタ装置１２の出力は、メモリ制御装
置１４によって、バンクＭ３とＭ４へ、交互に書き込ま
れる。タイミングは、９タップ／４バンク動作モードの
場合と同じで、読出しに３サイクル、書き込みに１サイ
クル、合計４サイクルが必要である。水平フィルタ装置
１０は、垂直フィルタ装置がこのモードで動作している
ときは、能動状態にはなりえない。なぜなら、メモリ制
御装置１４が、垂直フィルタ装置１２からデータを書き
込むように構成されているからである。垂直フィルタ装
置１２が補間データを生成しているとき、メモリ制御装
置１４は、データをバンクＭ３とＭ４から並列に読み出
し、そしてバンクＭ３から読み出したデータをフィルタ
のタップ０へ、バンク４から読み出したデータをフィル
タのタップ２へ送出する。連続的に読み出すことによ
り、タップ０のデータ値がタップ１へシフトされ、タッ
プ２のデータ値がタップ３へシフトされる。水平フィル
タ装置１０は、垂直フィルタ装置１２が補間を実行して
いるとき、能動状態になることができる。水平フィルタ
装置１０で得られた結果は、バンクＭ０、Ｍ１あるいは
Ｍ２に書き込まれ、メモリに記憶されている最も古い行
のデータに置き変わる。このときのタイミングは、４タ
ップ／５バンクモードの動作のタイミングと同じであ
る。図７と図８は、圧縮／伸長モードの動作のタイミン
グを示す。
【００１９】下記の表は、様々なモードの動作に対し、
画像データがどのようにメモリに写像されるかを示す。
これらの表は、１つの画像の最初の１セットの行に対す
る写像を示す。各々の行は、４個の画素と２個の色構成
要素を持っている。項目”ｐ０ ｌ４ ｃ１”は、画素
０（第一画素）、４行目、色構成要素１を表わす。デー
タは、行が交互配置された色で、メモリ制御装置１４に
入力され、任意の行の色構成要素０の画素０、４に、色
構成要素１の画素０、４が後続する。この写像方式は、
画素が交互配置された色に対しても同様に動作し、そこ
では、データは、ｐ０ ｃ０、ｐ０ ｃ１、ｐ１ ｃ
０．．．ｐ３ ｃ０、ｐ３ ｃ１となる。
画像データがどのようにメモリに写像されるかを示す。
これらの表は、１つの画像の最初の１セットの行に対す
る写像を示す。各々の行は、４個の画素と２個の色構成
要素を持っている。項目”ｐ０ ｌ４ ｃ１”は、画素
０（第一画素）、４行目、色構成要素１を表わす。デー
タは、行が交互配置された色で、メモリ制御装置１４に
入力され、任意の行の色構成要素０の画素０、４に、色
構成要素１の画素０、４が後続する。この写像方式は、
画素が交互配置された色に対しても同様に動作し、そこ
では、データは、ｐ０ ｃ０、ｐ０ ｃ１、ｐ１ ｃ
０．．．ｐ３ ｃ０、ｐ３ ｃ１となる。
【００２０】表１は、４タップ／５バンクモードの動作
における、最初の４行のデータの写像を示す。ここで
は、各々のバンクメモリには１行の画素データが記憶さ
れている。３番目の色構成要素を使用した場合、そのデ
ータは位置８〜１２を占有する。行０〜３のデータを使
用するためには、データを、すべての５つのバンクのア
ドレス０〜７から、並列に読み出す。バンクＭ０からＭ
３から読み出されたデータは、対応するフィルタタップ
に送出され、Ｍ４から読み出されたデータは無視され
る。書込みの場合、メモリに記憶されている最も古い行
のデータは、次に記憶されるデータで置き換えられる。
入力行５のデータは、バンクＭ０の行０のデータに置き
換わる。行６のデータは、行１のデータに置き換わる。
以下同様に置き換わっていく。
における、最初の４行のデータの写像を示す。ここで
は、各々のバンクメモリには１行の画素データが記憶さ
れている。３番目の色構成要素を使用した場合、そのデ
ータは位置８〜１２を占有する。行０〜３のデータを使
用するためには、データを、すべての５つのバンクのア
ドレス０〜７から、並列に読み出す。バンクＭ０からＭ
３から読み出されたデータは、対応するフィルタタップ
に送出され、Ｍ４から読み出されたデータは無視され
る。書込みの場合、メモリに記憶されている最も古い行
のデータは、次に記憶されるデータで置き換えられる。
入力行５のデータは、バンクＭ０の行０のデータに置き
換わる。行６のデータは、行１のデータに置き換わる。
以下同様に置き換わっていく。
【００２１】
【表１】 表２は、垂直フィルタ装置１２が９タップ／４バンクモ
ードで動作しているときの、最初の１２行の画像データ
の写像を示す。ここでも、２つの色構成要素を示す。３
番目の色構成要素を使用した場合、位置２４〜３５を占
有する。行は３本ずつのグループで記憶されるので、３
つの連続する位置を読み出すと、１２行のデータが生成
される（４つのバンクすべてが並列に読み出される）。
これらの最も新しい９つの行のデータが、対応するフィ
ルタタップに送出されて処理される。書込み動作におい
て、最も古い行のデータが置き換えられる。行３〜１１
を読み出すとき、バンクＭ１、Ｍ２、Ｍ３から読み出さ
れたデータは、垂直フィルタ装置１２のタップ０〜８へ
送出される。この場合、９ビットのデータを取り出すた
めの読出しサイクルが必要である。データは、次のよう
にして、メモリバンクからフィルタのタップへ送られ
る。つまり、最初の読出しサイクルで、バンクＭ１、Ｍ
２、Ｍ３から読み出されたデータが、タップ０、３、６
へ送られる。２番目のサイクルで、データがタップ１、
４、７へ送られる。そして、３番目のサイクルで、デー
タがタップ２、５、８へ送られる。バンクＭ０の行０の
データは、行１２のデータによって置き換えられる。行
１３の書込み中に、行４〜１２のデータが処理される。
したがって、３つの読出しサイクルの最初のサイクル
で、バンクＭ０、Ｍ２、Ｍ３からよ乱されたデータがタ
ップ８、２、５へ送られ、２番目のサイクルで、バンク
１、２、３から読み出されたデータがタップ０、３、６
へ送られ、そして、３番目のサイクルで、バンク１、
２、３から読み出されたデータがタップ１、４、７へ送
られる。
ードで動作しているときの、最初の１２行の画像データ
の写像を示す。ここでも、２つの色構成要素を示す。３
番目の色構成要素を使用した場合、位置２４〜３５を占
有する。行は３本ずつのグループで記憶されるので、３
つの連続する位置を読み出すと、１２行のデータが生成
される（４つのバンクすべてが並列に読み出される）。
これらの最も新しい９つの行のデータが、対応するフィ
ルタタップに送出されて処理される。書込み動作におい
て、最も古い行のデータが置き換えられる。行３〜１１
を読み出すとき、バンクＭ１、Ｍ２、Ｍ３から読み出さ
れたデータは、垂直フィルタ装置１２のタップ０〜８へ
送出される。この場合、９ビットのデータを取り出すた
めの読出しサイクルが必要である。データは、次のよう
にして、メモリバンクからフィルタのタップへ送られ
る。つまり、最初の読出しサイクルで、バンクＭ１、Ｍ
２、Ｍ３から読み出されたデータが、タップ０、３、６
へ送られる。２番目のサイクルで、データがタップ１、
４、７へ送られる。そして、３番目のサイクルで、デー
タがタップ２、５、８へ送られる。バンクＭ０の行０の
データは、行１２のデータによって置き換えられる。行
１３の書込み中に、行４〜１２のデータが処理される。
したがって、３つの読出しサイクルの最初のサイクル
で、バンクＭ０、Ｍ２、Ｍ３からよ乱されたデータがタ
ップ８、２、５へ送られ、２番目のサイクルで、バンク
１、２、３から読み出されたデータがタップ０、３、６
へ送られ、そして、３番目のサイクルで、バンク１、
２、３から読み出されたデータがタップ１、４、７へ送
られる。
【００２２】
【表２】 表３は、最初の９本の入力行と、圧縮／伸長モードの動
作で処理された最初の２本の間引かれた出力行の写像を
示す。３つのメモリバンクを使用して、そして、９タッ
プ補間モードの動作の場合と同じ写像方法により、水平
方向にろ過した画像の９行の画素データを記憶してい
る。相違点は、３つのバンクに９行しか記憶しないこと
である。水平フィルタ装置１０から読み出された新しい
入力行は、垂直フィルタ装置１２がバンクＭ０、Ｍ１、
Ｍ２のデータを処理しているときは、書き込むことはで
きない。その代わりに、垂直フィルタ装置１２の出力
が、バンク３および４の１つに書き込まれる。偶数行
が、バンク３へ、そして奇数行がバンク４へ書き込まれ
る。このデータは、次に、垂直フィルタ装置１２へ再び
読み込まれ、双線形補間を使用して、２ｘあるいは４ｘ
補間画像を算出する。バンクＭ３とＭ４は、両方とも並
列に読み出される。バンクＭ３からのデータは、タップ
０へ送られる。バンクＭ４からのデータは、タップ２へ
送られる。垂直フィルタ装置１２が、バンクＭ３とＭ４
からのデータを処理している間、水平フィルタ装置１０
からの新しいデータが、バンクＭ０、Ｍ１、Ｍ２の１つ
に書き込まれ、現在メモリに記憶されている最も古い行
のデータと置き換わる。
作で処理された最初の２本の間引かれた出力行の写像を
示す。３つのメモリバンクを使用して、そして、９タッ
プ補間モードの動作の場合と同じ写像方法により、水平
方向にろ過した画像の９行の画素データを記憶してい
る。相違点は、３つのバンクに９行しか記憶しないこと
である。水平フィルタ装置１０から読み出された新しい
入力行は、垂直フィルタ装置１２がバンクＭ０、Ｍ１、
Ｍ２のデータを処理しているときは、書き込むことはで
きない。その代わりに、垂直フィルタ装置１２の出力
が、バンク３および４の１つに書き込まれる。偶数行
が、バンク３へ、そして奇数行がバンク４へ書き込まれ
る。このデータは、次に、垂直フィルタ装置１２へ再び
読み込まれ、双線形補間を使用して、２ｘあるいは４ｘ
補間画像を算出する。バンクＭ３とＭ４は、両方とも並
列に読み出される。バンクＭ３からのデータは、タップ
０へ送られる。バンクＭ４からのデータは、タップ２へ
送られる。垂直フィルタ装置１２が、バンクＭ３とＭ４
からのデータを処理している間、水平フィルタ装置１０
からの新しいデータが、バンクＭ０、Ｍ１、Ｍ２の１つ
に書き込まれ、現在メモリに記憶されている最も古い行
のデータと置き換わる。
【００２３】
【表３】 上述したように、ＲＳＡは、画像ろ過モード、画像再標
本化モード、そして圧縮／伸長モードを含む少なくとも
３つのモードの１つを選択して動作することができる。
以下、これらの動作モードの各々について詳述する。
本化モード、そして圧縮／伸長モードを含む少なくとも
３つのモードの１つを選択して動作することができる。
以下、これらの動作モードの各々について詳述する。
【００２４】画像ろ過モードでは、ＲＳＡは、標準ＦＩ
Ｒろ過を実行する。つまり、入力画像に対して畳込み動
作を実行し、同じ大きさの出力画像を、入力画像として
生成する。２つのフィルタ装置１０、１２は、それぞ
れ、下記の標準の一次元の畳込み式を実現する：
Ｒろ過を実行する。つまり、入力画像に対して畳込み動
作を実行し、同じ大きさの出力画像を、入力画像として
生成する。２つのフィルタ装置１０、１２は、それぞ
れ、下記の標準の一次元の畳込み式を実現する：
【数１】 上式では、ｙ（ｎ）は出力画素ｎを表わし、ｘ（ｍ）は
入力画素ｍを表わし、そして、ｈ（ｋ）はタップｋにお
けるフィルタ係数を表わす。この構成では、同じフィル
タ係数を使用して、各々の出力画素を算出するので、３
２個の係数位置／タップの１つだけを使用する。ＲＳＡ
は、まず、入力画像の入力行に対して、水平ろ過を行
い、そして、水平ろ過した行を外部メモリに書き込む。
そして、９本の水平ろ過した行のグループが、垂直フィ
ルタ装置１２によって読み出され、出力画像の１行にな
る。出力画素は、算出され次第、出力ポートから出力さ
れる。実際の動作では、水平および垂直フィルタ装置１
０、１２は同時に動作し、入力および出力ポート制御信
号によって制御される。
入力画素ｍを表わし、そして、ｈ（ｋ）はタップｋにお
けるフィルタ係数を表わす。この構成では、同じフィル
タ係数を使用して、各々の出力画素を算出するので、３
２個の係数位置／タップの１つだけを使用する。ＲＳＡ
は、まず、入力画像の入力行に対して、水平ろ過を行
い、そして、水平ろ過した行を外部メモリに書き込む。
そして、９本の水平ろ過した行のグループが、垂直フィ
ルタ装置１２によって読み出され、出力画像の１行にな
る。出力画素は、算出され次第、出力ポートから出力さ
れる。実際の動作では、水平および垂直フィルタ装置１
０、１２は同時に動作し、入力および出力ポート制御信
号によって制御される。
【００２５】画像再標本化モードでは、ＲＳＡは、入力
画像の大きさとは異なる大きさの出力画像を生成する。
ＲＳＡに内蔵されている９タップフィルタの各々が、上
記のＦＩＲフィルタ公式を修正したものを実現する。９
タップ核で再標本化するための式は次のようになる：
画像の大きさとは異なる大きさの出力画像を生成する。
ＲＳＡに内蔵されている９タップフィルタの各々が、上
記のＦＩＲフィルタ公式を修正したものを実現する。９
タップ核で再標本化するための式は次のようになる：
【数２】 ここで、前式のように、ｙ（ｎ）は出力画素ｎ、ｘ
（ｍ）は入力画素ｍである。上式は、入力画素の指数付
けと係数ｈ（ｋ，ｎ’）とが、標準畳込み公式とは異な
っている。画像再標本化モードでは、各々の出力画素の
位置が算出される。出力画素位置の整数部ｉを使用し
て、どの９個の入力画素を使用するかを決定する。出力
画素位置の小数部を使用して、指数ｎ”、ビンあるいは
副画素指数を算出する。その結果により、３２セットの
係数の１つを選択し、選択したセットの係数を入力画素
に適用する。前式と同じく、ｋは９個のフィルタタップ
の１つを選択するためのものである。
（ｍ）は入力画素ｍである。上式は、入力画素の指数付
けと係数ｈ（ｋ，ｎ’）とが、標準畳込み公式とは異な
っている。画像再標本化モードでは、各々の出力画素の
位置が算出される。出力画素位置の整数部ｉを使用し
て、どの９個の入力画素を使用するかを決定する。出力
画素位置の小数部を使用して、指数ｎ”、ビンあるいは
副画素指数を算出する。その結果により、３２セットの
係数の１つを選択し、選択したセットの係数を入力画素
に適用する。前式と同じく、ｋは９個のフィルタタップ
の１つを選択するためのものである。
【００２６】ろ過モードの場合と同じように、入力画素
のすべての行が、まず水平方向に再標本化され、その結
果が外部メモリの１つに書き込まれる。つぎに、複数の
水平方向にろ過された行が、メモリ制御装置１４によっ
て外部メモリから読み出され、垂直フィルタ装置１２へ
書き込まれ、再標本化された出力画像の１行になる。再
標本化モードにおいては、水平および垂直フィルタ装置
の両方の９個のタップを使用することができる。しか
し、入力画像の画素と行よりも多くの画素と行を持つ出
力画像を生成するとき、つまり、補間を行なうときは、
垂直フィルタ装置１２のタップの内４個だけを使用し、
そして外部メモリのすべてを使用することにより、実行
速度を大きくするように、ＲＳＡを構成することができ
る。この特殊なモードは、共通二次（２タップ）あるい
は三次（４タップ）補間核を使用する場合、性能を向上
させる。
のすべての行が、まず水平方向に再標本化され、その結
果が外部メモリの１つに書き込まれる。つぎに、複数の
水平方向にろ過された行が、メモリ制御装置１４によっ
て外部メモリから読み出され、垂直フィルタ装置１２へ
書き込まれ、再標本化された出力画像の１行になる。再
標本化モードにおいては、水平および垂直フィルタ装置
の両方の９個のタップを使用することができる。しか
し、入力画像の画素と行よりも多くの画素と行を持つ出
力画像を生成するとき、つまり、補間を行なうときは、
垂直フィルタ装置１２のタップの内４個だけを使用し、
そして外部メモリのすべてを使用することにより、実行
速度を大きくするように、ＲＳＡを構成することができ
る。この特殊なモードは、共通二次（２タップ）あるい
は三次（４タップ）補間核を使用する場合、性能を向上
させる。
【００２７】図９〜１１は、各々の方向に、２倍ずつ補
間した入力画像の例を示す。図９の各々の入力行は、水
平方向に補間され、図１０の中間データを形成する。図
１０の４本の強調表示した行が、垂直フィルタ装置１０
に２回読み込まれ、図１１の２本の強調表示された行を
形成する。各出力行とも、新しいｎ’が計算され、それ
を使用して垂直フィルタ係数を選択して、その行のすべ
ての画素を算出する。
間した入力画像の例を示す。図９の各々の入力行は、水
平方向に補間され、図１０の中間データを形成する。図
１０の４本の強調表示した行が、垂直フィルタ装置１０
に２回読み込まれ、図１１の２本の強調表示された行を
形成する。各出力行とも、新しいｎ’が計算され、それ
を使用して垂直フィルタ係数を選択して、その行のすべ
ての画素を算出する。
【００２８】圧縮／伸長モードでは、ＲＳＡを使用し
て、画像圧縮あるいは伸長算法の一部を効率的に実行す
る。たとえば、図１２は、画像の間引き、双線形補間、
残留画像計算、そしてハフマン符号化などを含む多数の
段階で構成される圧縮算法を示す。ＲＳＡは、この圧縮
算法の画像間引きと双線形補間の部分を実行するのに使
用でき、残りの部分はＲＳＡの外部の回路が実行する。
図１２の例では、画像が各方向に２倍または４倍で間引
きされ、次に、補間される。同様に、ＲＳＡは、伸長動
作の場合と全く同じ方法で、２Ｄ双線形補間を実行する
のに使用できる。
て、画像圧縮あるいは伸長算法の一部を効率的に実行す
る。たとえば、図１２は、画像の間引き、双線形補間、
残留画像計算、そしてハフマン符号化などを含む多数の
段階で構成される圧縮算法を示す。ＲＳＡは、この圧縮
算法の画像間引きと双線形補間の部分を実行するのに使
用でき、残りの部分はＲＳＡの外部の回路が実行する。
図１２の例では、画像が各方向に２倍または４倍で間引
きされ、次に、補間される。同様に、ＲＳＡは、伸長動
作の場合と全く同じ方法で、２Ｄ双線形補間を実行する
のに使用できる。
【００２９】圧縮／伸長モードでは、元の画像の行がＲ
ＳＡに入力され、大きさが水平方向に縮小されて、外部
メモリバンクに書き込まれる。次に、垂直フィルタ装置
１２が、この水平方向にろ過された行をメモリバンクか
ら読み出し、間引きされた画像の１行を形成する。間引
きされた行は、ＲＳＡから出力される一方で、外部メモ
リにも再度書き込まれる。間引き行の演算と演算の間
で、２Ｄ双線形補間を行なうように、垂直フィルタ装置
１２は構成されている。垂直フィルタ装置１２は、２本
のすでに間引きされている行をメモリバンクから読み出
し、そして、補間された画像の２行（あるいは４行）を
算出する。このとき、各々の行は、間引きされた行の大
きさの２倍（あるいは４倍）である。このように、垂直
フィルタ装置１２は、間引きされた画像の行と、補間さ
れた画像の行とを、交互に算出する。圧縮／伸長モード
では、外部回路も合わせて使用して、間引き画像と残留
画像を生成する間に、元の画像を１回読み出す。整数の
因数により画像の大きさを縮小する上記のような特殊な
方法は、１セットのフィルタ係数だけしか必要とせず、
係数メモリに記憶されている残りの位置は、双線形補間
係数を記憶するために使用される。
ＳＡに入力され、大きさが水平方向に縮小されて、外部
メモリバンクに書き込まれる。次に、垂直フィルタ装置
１２が、この水平方向にろ過された行をメモリバンクか
ら読み出し、間引きされた画像の１行を形成する。間引
きされた行は、ＲＳＡから出力される一方で、外部メモ
リにも再度書き込まれる。間引き行の演算と演算の間
で、２Ｄ双線形補間を行なうように、垂直フィルタ装置
１２は構成されている。垂直フィルタ装置１２は、２本
のすでに間引きされている行をメモリバンクから読み出
し、そして、補間された画像の２行（あるいは４行）を
算出する。このとき、各々の行は、間引きされた行の大
きさの２倍（あるいは４倍）である。このように、垂直
フィルタ装置１２は、間引きされた画像の行と、補間さ
れた画像の行とを、交互に算出する。圧縮／伸長モード
では、外部回路も合わせて使用して、間引き画像と残留
画像を生成する間に、元の画像を１回読み出す。整数の
因数により画像の大きさを縮小する上記のような特殊な
方法は、１セットのフィルタ係数だけしか必要とせず、
係数メモリに記憶されている残りの位置は、双線形補間
係数を記憶するために使用される。
【００３０】ここで注意すべきは、図示されている実施
例では、入力画像データは、８ビットからなる、０〜２
５５の、符号なし整数データであることが好ましいこと
である。係数の形式は、８ビット符号なし整数か、８ビ
ット変形２の補数のいずれにも構成できる。符号なしの
形式では、係数は０〜２５５の値をとる。変形２の補数
の形式は、値１０００００００を除き、標準２の補数形
式と同じである。この値は、正の１２８を表わすのに使
用される。この値１０００００００は、フィルタ出力１
２８の縮小／拡大とあいまって、タップ要素が、画素を
正確に１．０で乗算することを可能にする。この１．０
という数値は、補間核に対して一般的に使用されている
数値である。
例では、入力画像データは、８ビットからなる、０〜２
５５の、符号なし整数データであることが好ましいこと
である。係数の形式は、８ビット符号なし整数か、８ビ
ット変形２の補数のいずれにも構成できる。符号なしの
形式では、係数は０〜２５５の値をとる。変形２の補数
の形式は、値１０００００００を除き、標準２の補数形
式と同じである。この値は、正の１２８を表わすのに使
用される。この値１０００００００は、フィルタ出力１
２８の縮小／拡大とあいまって、タップ要素が、画素を
正確に１．０で乗算することを可能にする。この１．０
という数値は、補間核に対して一般的に使用されている
数値である。
【００３１】タップ要素乗算器は、上記の加算器に入力
される１６ビット積を算出する。この加算器は、好まし
くは、最大精度の２０ビットの加算和を求めることがで
きる。求められた加算和は、６４あるいは１２８で拡大
／縮小され、０〜２５５の範囲に入るようにそろえられ
る。この倍率は、係数の形式とあいまって、有効なフィ
ルタ係数範囲を決定する。表４は、フィルタ係数の、４
つの可能な有効範囲を示す。
される１６ビット積を算出する。この加算器は、好まし
くは、最大精度の２０ビットの加算和を求めることがで
きる。求められた加算和は、６４あるいは１２８で拡大
／縮小され、０〜２５５の範囲に入るようにそろえられ
る。この倍率は、係数の形式とあいまって、有効なフィ
ルタ係数範囲を決定する。表４は、フィルタ係数の、４
つの可能な有効範囲を示す。
【００３２】
【表４】 好適な実施例では、構成レジスタ装置１６は、モードレ
ジスタ、出力画素／行レジスタ、入力画素／行レジス
タ、出力行レジスタ、入力行レジスタ、出力行間隔レジ
スタ、そして出力画素間隔レジスタを含む。モードレジ
スタは、次のビットを含む。まず、垂直フィルタ長さビ
ット。このビットを”１”に設定すると、４個のタップ
と、すべての５つのメモリバンクが使用され、”０”に
リセットすると、すべての９個のタップと４つのメモリ
バンクが使用される。次に、２の補数係数ビット。この
ビットを設定すると、フィルタ係数を、８ビットの変形
２の補数で表わすことができる。フィルタ倍率ビット。
このビットを設定すると、両方のフィルタ出力が６４の
倍率あるいは６個の２進桁で拡大／縮小され、リセット
すると、両方のフィルタ出力が１２８の倍率あるいは７
個の２進桁で拡大／縮小される。圧縮／伸長モードビッ
ト。このビットを設定すると、圧縮／伸長モードのため
の間引きと双線形補間が同時に行なわれ、リセットする
と、画像ろ過と画像再標本化が行なわれる。圧縮／伸長
補間因数ビット。このビットを設定すると、４倍の補間
が各次元において行なわれ、リセットすると、２倍の補
間が使用される。色構成要素数を指定する２ビット。入
力ストローブ極性ビット。このビットを設定すると、論
理ハイ（ＨＩＧＨ）になったとき有効になる入力データ
ストローブ信号を示し、リセットすると、論理ロー（Ｌ
ＯＷ）になったとき有効になる入力データストローブ信
号を示す。最後に、出力ストローブ極性ビット。このビ
ットを設定すると、論理ハイ（ＨＩＧＨ）になったとき
有効になる出力データストローブ信号を示し、リセット
すると、論理ロー（ＬＯＷ）になったとき有効になる出
力データストローブ信号を示す。出力画素／行レジスタ
は、出力画素の画素数／行数−１を表わす１３ビットか
らなる数字を保持する。入力画素／行レジスタは、入力
画素の画素数／行数−１を表わす１３ビットからなる数
字を保持する。出力行レジスタは、出力画素の行数−１
を表わす１４ビットからなる数字を保持するレジスタで
ある。入力行レジスタは、入力画素の行数−１を表わす
１４ビットからなる数字を保持するレジスタである。出
力行間隔レジスタは、入力行間隔を基準とした出力行間
の間隔を保持する。出力画素間隔レジスタは、入力画素
間隔を基準とした出力画素間の間隔を保持する。
ジスタ、出力画素／行レジスタ、入力画素／行レジス
タ、出力行レジスタ、入力行レジスタ、出力行間隔レジ
スタ、そして出力画素間隔レジスタを含む。モードレジ
スタは、次のビットを含む。まず、垂直フィルタ長さビ
ット。このビットを”１”に設定すると、４個のタップ
と、すべての５つのメモリバンクが使用され、”０”に
リセットすると、すべての９個のタップと４つのメモリ
バンクが使用される。次に、２の補数係数ビット。この
ビットを設定すると、フィルタ係数を、８ビットの変形
２の補数で表わすことができる。フィルタ倍率ビット。
このビットを設定すると、両方のフィルタ出力が６４の
倍率あるいは６個の２進桁で拡大／縮小され、リセット
すると、両方のフィルタ出力が１２８の倍率あるいは７
個の２進桁で拡大／縮小される。圧縮／伸長モードビッ
ト。このビットを設定すると、圧縮／伸長モードのため
の間引きと双線形補間が同時に行なわれ、リセットする
と、画像ろ過と画像再標本化が行なわれる。圧縮／伸長
補間因数ビット。このビットを設定すると、４倍の補間
が各次元において行なわれ、リセットすると、２倍の補
間が使用される。色構成要素数を指定する２ビット。入
力ストローブ極性ビット。このビットを設定すると、論
理ハイ（ＨＩＧＨ）になったとき有効になる入力データ
ストローブ信号を示し、リセットすると、論理ロー（Ｌ
ＯＷ）になったとき有効になる入力データストローブ信
号を示す。最後に、出力ストローブ極性ビット。このビ
ットを設定すると、論理ハイ（ＨＩＧＨ）になったとき
有効になる出力データストローブ信号を示し、リセット
すると、論理ロー（ＬＯＷ）になったとき有効になる出
力データストローブ信号を示す。出力画素／行レジスタ
は、出力画素の画素数／行数−１を表わす１３ビットか
らなる数字を保持する。入力画素／行レジスタは、入力
画素の画素数／行数−１を表わす１３ビットからなる数
字を保持する。出力行レジスタは、出力画素の行数−１
を表わす１４ビットからなる数字を保持するレジスタで
ある。入力行レジスタは、入力画素の行数−１を表わす
１４ビットからなる数字を保持するレジスタである。出
力行間隔レジスタは、入力行間隔を基準とした出力行間
の間隔を保持する。出力画素間隔レジスタは、入力画素
間隔を基準とした出力画素間の間隔を保持する。
【００３３】好適な実施例に格納すべき８ビットのフィ
ルタ係数は合計５７６個（２フィルタｘ９タップ／フィ
ルタｘ３２係数／タップ）である。これらの係数は、好
ましくは、最初に、水平フィルタ装置１０へ格納し、次
に、垂直フィルタ装置１２へ格納する。その場合、各フ
ィルタ装置とも、タップ０からタップ８へと格納する。
各タップにつき、ビン０からビン３１へ、３２個の係数
が格納される。係数メモリアドレスは、図示しない内部
アドレスカウンタによって生成される。
ルタ係数は合計５７６個（２フィルタｘ９タップ／フィ
ルタｘ３２係数／タップ）である。これらの係数は、好
ましくは、最初に、水平フィルタ装置１０へ格納し、次
に、垂直フィルタ装置１２へ格納する。その場合、各フ
ィルタ装置とも、タップ０からタップ８へと格納する。
各タップにつき、ビン０からビン３１へ、３２個の係数
が格納される。係数メモリアドレスは、図示しない内部
アドレスカウンタによって生成される。
【００３４】以上、本発明を、好適な実施例を参照しな
がら説明した。しかし、本出願の請求項の範囲を逸脱し
ないかぎり、様々な変更を加えることができることは理
解できると思う。
がら説明した。しかし、本出願の請求項の範囲を逸脱し
ないかぎり、様々な変更を加えることができることは理
解できると思う。
【００３５】
【発明の効果】本発明によれば、１個の集積回路におい
て、任意の因数による画像補間あるいは間引きを行なう
ようにしたので、画像のサイズ変更あるいは再標本化の
柔軟性が向上すると共に、最大９ｘ９画素の近傍を使用
するようにしたので、高品質の画像の生成が可能にな
る。
て、任意の因数による画像補間あるいは間引きを行なう
ようにしたので、画像のサイズ変更あるいは再標本化の
柔軟性が向上すると共に、最大９ｘ９画素の近傍を使用
するようにしたので、高品質の画像の生成が可能にな
る。
【図１】本発明によるＲＳＡの概略ブロック図である。
【図２】図１の水平および垂直フィルタ装置で使用する
フィルタタップの概略図である。
フィルタタップの概略図である。
【図３】入力画素間隔をビンに分割した図である。
【図４】１．６倍補間の例の出力画素位置を示す図であ
る。
る。
【図５】図１のＲＳＡの、９タップ／４メモリバンクモ
ードにおける、図１のＲＳＡの動作を示すタイミング図
である。
ードにおける、図１のＲＳＡの動作を示すタイミング図
である。
【図６】４タップ／５メモリバンクモードにおける、図
１のＲＳＡの動作を示すタイミング図である。
１のＲＳＡの動作を示すタイミング図である。
【図７】垂直フィルタがろ過動作を実行しているとき
の、フォトＣＤ圧縮／伸長モードにおける、図１のＲＳ
Ａの動作を示すタイミング図である。
の、フォトＣＤ圧縮／伸長モードにおける、図１のＲＳ
Ａの動作を示すタイミング図である。
【図８】垂直フィルタが補間を実行しているときの、フ
ォトＣＤ圧縮／伸長モードにおける、図１のＲＳＡの動
作を示すタイミング図である。
ォトＣＤ圧縮／伸長モードにおける、図１のＲＳＡの動
作を示すタイミング図である。
【図９】入力画像の一例を示す図である。
【図１０】図９の入力画像を水平方向にろ過／再標本化
した結果を示す図である。
した結果を示す図である。
【図１１】図１０の画像を垂直方向にろ過／再標本化し
た結果を示す図である。
た結果を示す図である。
【図１２】圧縮算法の例を示す図である。
１０ 水平フィルタ装置 １１ 入力ポート １２ 垂直フィルタ装置 １３ 出力ポート １４ メモリ制御装置 １５ メモリポート １６ 構成レジスタ装置 １７ 構成ポート １８ 水平位置アキュムレータ ２０ 垂直位置アキュムレータ ２２ マルチプレクサ ３０ ８ビットマルチプレクサ ３２ 係数ＲＡＭメモリ ３４ 入力レジスタ ３６ 出力レジスタ ３８ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ニール ベラデューシ アメリカ合衆国 ニューヨーク州 ウェブ スター コベントリー ドライブ 806 (72)発明者 ライオネル ジェイ ドルナ アメリカ合衆国 カリフォルニア州 アー ビン ファラグート 37
Claims (1)
- 【請求項１】 集積回路装置であって、 水平フィルタ装置および垂直フィルタ装置と、 メモリ制御装置と、 上記水平および垂直フィルタ装置の出力を選択して、上
記メモリ制御装置の入力に結合する手段と、 上記水平フィルタ装置に結合した水平位置アキュムレー
タおよび上記垂直フィルタ装置に結合した垂直位置アキ
ュムレータと、 係数データを上記水平および垂直フィルタ装置に入力
し、そして構成データを上記水平および垂直位置アキュ
ムレータに入力するためのデータ入力手段と、を備える
ことを特徴とする集積回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12235093A | 1993-09-17 | 1993-09-17 | |
| US122350 | 1993-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07192125A true JPH07192125A (ja) | 1995-07-28 |
| JP3762446B2 JP3762446B2 (ja) | 2006-04-05 |
Family
ID=22402186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22031794A Expired - Fee Related JP3762446B2 (ja) | 1993-09-17 | 1994-09-14 | 高速画像サイズ変更に応用するディジタル再標本化集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5809182A (ja) |
| EP (1) | EP0644684B1 (ja) |
| JP (1) | JP3762446B2 (ja) |
| DE (1) | DE69422871T2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2305052B (en) * | 1995-09-08 | 2000-04-05 | Quantel Ltd | An image processing system |
| US6873738B2 (en) * | 1995-10-02 | 2005-03-29 | Sony Corporation | Hierarchical image processor for encoding or decoding, and memory on the same chip |
| JPH09114443A (ja) | 1995-10-20 | 1997-05-02 | Seiko Epson Corp | 映像スケーリング装置 |
| US6339434B1 (en) * | 1997-11-24 | 2002-01-15 | Pixelworks | Image scaling circuit for fixed pixed resolution display |
| US6380968B1 (en) | 1998-01-06 | 2002-04-30 | Intel Corporation | Method and apparatus for controlling a remote video camera in a video conferencing system |
| US6549682B2 (en) | 1998-06-29 | 2003-04-15 | Sony Corporation | Image data processing apparatus and method, and provision medium |
| JP2000125267A (ja) * | 1998-10-13 | 2000-04-28 | Sony Corp | 補間演算装置及び方法 |
| US7006111B1 (en) | 1999-11-09 | 2006-02-28 | Intel Corporation | Digital image stitching |
| US7224335B2 (en) * | 2000-03-15 | 2007-05-29 | Imax Corporation | DMD-based image display systems |
| US6290572B1 (en) | 2000-03-23 | 2001-09-18 | Micron Technology, Inc. | Devices and methods for in-situ control of mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies |
| US6697539B1 (en) | 2000-03-31 | 2004-02-24 | Sharp Laboratories Of America, Inc. | Image scaling by exact 2D implicit polynomials |
| EP1210649B1 (en) * | 2000-03-31 | 2011-03-02 | Imax Corporation | Digital projection equipment and techniques |
| WO2001080555A1 (en) | 2000-04-18 | 2001-10-25 | Imax Corporation | Methods and systems for low loss separation and combination of light |
| US6650790B1 (en) * | 2000-06-09 | 2003-11-18 | Nothshore Laboratories, Inc. | Digital processing apparatus for variable image-size enlargement with high-frequency bandwidth synthesis |
| WO2002005553A2 (en) * | 2000-07-03 | 2002-01-17 | Imax Corporation | Equipment and techniques for providing invisible seaming of multiple projection displays |
| AU2001276853A1 (en) * | 2000-07-03 | 2002-01-14 | Imax Corporation | Processing techniques and equipment for superimposing images for projection |
| US6690826B2 (en) | 2000-12-21 | 2004-02-10 | Micron Technology, Inc. | System and method for detecting text in mixed graphics data |
| KR100423503B1 (ko) * | 2001-09-14 | 2004-03-18 | 삼성전자주식회사 | 디지털영상 처리 장치 및 방법 |
| US7199837B2 (en) * | 2001-11-13 | 2007-04-03 | Ati Technologies, Inc. | System for improved ratiometric expansion and method thereof |
| DE10241353B4 (de) | 2002-09-06 | 2004-07-15 | Sp3D Chip Design Gmbh | Verfahren und Vorrichtung zum Umwandeln eines Farbbildes |
| US20060007406A1 (en) * | 2002-10-21 | 2006-01-12 | Sean Adkins | Equipment, systems and methods for control of color in projection displays |
| JP4109151B2 (ja) * | 2003-04-23 | 2008-07-02 | オリンパス株式会社 | 画像処理装置 |
| US20050094899A1 (en) * | 2003-10-29 | 2005-05-05 | Changick Kim | Adaptive image upscaling method and apparatus |
| US20050141784A1 (en) * | 2003-12-31 | 2005-06-30 | Ferriz Rafael M. | Image scaling using an array of processing elements |
| US20050201640A1 (en) * | 2004-03-10 | 2005-09-15 | Wen-Kuo Lin | Digital picture scaling |
| US8284835B2 (en) * | 2004-04-21 | 2012-10-09 | Panasonic Corporation | Motion compensating apparatus |
| US20080309817A1 (en) * | 2004-05-07 | 2008-12-18 | Micronas Usa, Inc. | Combined scaling, filtering, and scan conversion |
| US7408590B2 (en) * | 2004-05-07 | 2008-08-05 | Micronas Usa, Inc. | Combined scaling, filtering, and scan conversion |
| US7259796B2 (en) * | 2004-05-07 | 2007-08-21 | Micronas Usa, Inc. | System and method for rapidly scaling and filtering video data |
| US7411628B2 (en) * | 2004-05-07 | 2008-08-12 | Micronas Usa, Inc. | Method and system for scaling, filtering, scan conversion, panoramic scaling, YC adjustment, and color conversion in a display controller |
| CN101015218B (zh) * | 2004-07-08 | 2011-12-21 | 图象公司 | 使用多个投影显示器显示高分辨率图像的设备及方法 |
| WO2007072644A1 (ja) * | 2005-12-19 | 2007-06-28 | Matsushita Electric Industrial Co., Ltd. | ２次元フィルタ演算装置及び方法 |
| US8416861B2 (en) | 2007-10-14 | 2013-04-09 | Nokia Corporation | Fixed-point implementation of an adaptive image filter with high coding efficiency |
| US20090097545A1 (en) * | 2007-10-14 | 2009-04-16 | Nokia Corporation | Fixed-Point Implementation of an Adaptive Image Filter with High Coding Efficiency |
| RU2010119176A (ru) * | 2007-10-14 | 2011-11-20 | Нокиа Корпорейшн (Fi) | Реализация адаптивного фильтра изображений с фиксированной точкой с высокой эффективностью кодирования |
| US8315479B1 (en) | 2008-02-26 | 2012-11-20 | Adobe Systems Incorporated | Slicing and scaling figures |
| US8499019B2 (en) * | 2009-11-30 | 2013-07-30 | Ross Video Limited | Electronic hardware resource management in video processing |
| EP2631871B1 (en) * | 2012-02-27 | 2015-07-01 | ST-Ericsson SA | Virtual image generation |
| US9858636B1 (en) * | 2016-06-30 | 2018-01-02 | Apple Inc. | Configurable convolution engine |
| US10176551B2 (en) | 2017-04-27 | 2019-01-08 | Apple Inc. | Configurable convolution engine for interleaved channel data |
| US10325342B2 (en) | 2017-04-27 | 2019-06-18 | Apple Inc. | Convolution engine for merging interleaved channel data |
| US10319066B2 (en) | 2017-04-27 | 2019-06-11 | Apple Inc. | Convolution engine with per-channel processing of interleaved channel data |
| CN112148668B (zh) * | 2020-09-15 | 2023-03-14 | 浙江大华技术股份有限公司 | 基于片上缓存的数据保存方法及装置、存储介质 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283765A (en) * | 1978-04-14 | 1981-08-11 | Tektronix, Inc. | Graphics matrix multiplier |
| JPS5676683A (en) * | 1979-11-28 | 1981-06-24 | Ricoh Co Ltd | Processing method for picture deformation |
| US4328426A (en) * | 1980-08-04 | 1982-05-04 | Xerox Corporation | Filter for image pixels |
| US4610026A (en) * | 1982-04-30 | 1986-09-02 | Hitachi, Ltd. | Method of and apparatus for enlarging/reducing two-dimensional images |
| US4885786A (en) * | 1984-10-24 | 1989-12-05 | International Business Machines Corporation | Method for enlarging an image stored in run representation form |
| US4850027A (en) * | 1985-07-26 | 1989-07-18 | International Business Machines Corporation | Configurable parallel pipeline image processing system |
| GB2181923B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Signal interpolators |
| US4819190A (en) * | 1986-06-18 | 1989-04-04 | The United States Of America As Represented By The Secretary Of The Navy | Video line processor |
| US4829587A (en) * | 1987-03-02 | 1989-05-09 | Digital Equipment Corporation | Fast bitonal to gray scale image scaling |
| DE3808668C1 (ja) * | 1988-03-15 | 1989-06-22 | Nixdorf Computer Ag, 4790 Paderborn, De | |
| JPH088661B2 (ja) * | 1988-07-11 | 1996-01-29 | 三星電子株式会社 | ズーム機能のためのアドレス発生回路 |
| EP0397807A4 (en) * | 1988-07-13 | 1992-08-12 | Analogic Corporation | Apparatus for simultaneously filtering and resampling digital data |
| US4988984A (en) * | 1988-10-31 | 1991-01-29 | International Business Machines Corporation | Image interpolator for an image display system |
| US5054099A (en) * | 1989-02-23 | 1991-10-01 | Nippon Telegraph And Telephone Corporation | Binary image reduction method |
| JPH0771189B2 (ja) * | 1989-05-16 | 1995-07-31 | 富士ゼロックス株式会社 | 画像データの変倍処理装置 |
| US5008752A (en) * | 1989-06-16 | 1991-04-16 | Eastman Kodak Company | Digital image interpolator with multiple interpolation algorithms |
| US5305398A (en) * | 1989-10-10 | 1994-04-19 | Unisys Corporation | Method and apparatus for scaling image data |
| US5140648A (en) * | 1989-12-28 | 1992-08-18 | Eastman Kodak Company | Scaler gate array for scaling image data |
| US5068905A (en) * | 1989-12-28 | 1991-11-26 | Eastman Kodak Company | Scaler gate array for scaling image data |
| US5113455A (en) * | 1990-02-27 | 1992-05-12 | Eastman Kodak Company | Digital image scaling by stepwise pixel movement |
| US5195050A (en) * | 1990-08-20 | 1993-03-16 | Eastman Kodak Company | Single chip, mode switchable, matrix multiplier and convolver suitable for color image processing |
| FR2680292B1 (fr) * | 1991-08-09 | 1993-11-12 | Sgs Thomson Microelectronics Sa | Filtre bidimensionnel a reponse impulsionnelle finie. |
| US5325449A (en) * | 1992-05-15 | 1994-06-28 | David Sarnoff Research Center, Inc. | Method for fusing images and apparatus therefor |
| US5437045A (en) * | 1992-12-18 | 1995-07-25 | Xerox Corporation | Parallel processing with subsampling/spreading circuitry and data transfer circuitry to and from any processing unit |
-
1994
- 1994-09-09 DE DE69422871T patent/DE69422871T2/de not_active Expired - Fee Related
- 1994-09-09 EP EP94114189A patent/EP0644684B1/en not_active Expired - Lifetime
- 1994-09-14 JP JP22031794A patent/JP3762446B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-23 US US08/697,388 patent/US5809182A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69422871T2 (de) | 2000-08-17 |
| EP0644684B1 (en) | 2000-02-02 |
| US5809182A (en) | 1998-09-15 |
| EP0644684A3 (en) | 1996-07-31 |
| DE69422871D1 (de) | 2000-03-09 |
| JP3762446B2 (ja) | 2006-04-05 |
| EP0644684A2 (en) | 1995-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3762446B2 (ja) | 高速画像サイズ変更に応用するディジタル再標本化集積回路 | |
| US7254281B2 (en) | Method and apparatus for electronic image processing | |
| EP0920671B1 (en) | Computationally efficient digital image warping | |
| CN100565663C (zh) | 缩放影像装置及其方法 | |
| US5410616A (en) | Loop-up table image scaling for rational factors | |
| US5274469A (en) | Sample rate converter circuit for image data | |
| US5930407A (en) | System and method for efficiently generating cubic coefficients in a computer graphics system | |
| CN104782118A (zh) | 视频缩放装置和方法 | |
| US6188803B1 (en) | Image processing device | |
| EP0827082B1 (en) | Semiconductor memory having arithmetic function | |
| US6765578B2 (en) | Graphics resampling system and method for use thereof | |
| JPH08251400A (ja) | 複数の補間カーネルを備えたデジタル画像補間回路 | |
| US20120050820A1 (en) | Image processing apparatus, control method of the same, and program | |
| EP0908845B1 (en) | Image sharpening and re-sampling method | |
| US6222173B1 (en) | Image sharpening and re-sampling method | |
| US6108746A (en) | Semiconductor memory having an arithmetic function and a terminal arrangement for coordinating operation with a higher processor | |
| EP0511606B1 (en) | Parallel interpolator for high speed digital image enlargement | |
| JP2000187726A (ja) | デ―タ補間方法および装置及び記憶媒体 | |
| JP2707609B2 (ja) | メモリ装置 | |
| JPH10134176A (ja) | 画像信号処理方法及び装置 | |
| JPH09231351A (ja) | 画像のリサイジング方法及びそのためのコンピュータプログラム製品 | |
| JP3108177B2 (ja) | 画像拡大装置 | |
| JPS63102467A (ja) | 画像デ−タ解像度変換装置 | |
| JPH0520447A (ja) | 画像処理用集積回路 | |
| JP2697679B2 (ja) | ディザ画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |