JPH02132940A - 秘話通信装置の同期回路 - Google Patents

秘話通信装置の同期回路

Info

Publication number
JPH02132940A
JPH02132940A JP28696088A JP28696088A JPH02132940A JP H02132940 A JPH02132940 A JP H02132940A JP 28696088 A JP28696088 A JP 28696088A JP 28696088 A JP28696088 A JP 28696088A JP H02132940 A JPH02132940 A JP H02132940A
Authority
JP
Japan
Prior art keywords
signal
synchronization
clock
circuit
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28696088A
Other languages
English (en)
Other versions
JPH0821921B2 (ja
Inventor
Yasuhiko Hattori
保彦 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63286960A priority Critical patent/JPH0821921B2/ja
Publication of JPH02132940A publication Critical patent/JPH02132940A/ja
Publication of JPH0821921B2 publication Critical patent/JPH0821921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は通信の秘話性を保持するための秘話通信装置に
係り、特に送信側と受信側とのクロック動作を同期させ
る同期回路に関する。
(口)従来の技術 有線或いは無線通信に於ける通話が第三者に傍受される
のを防止する方法として、従来よりスクランブル技術が
用いられている。このスクランブル技術は、音声信号を
スクランブル処理して送出し、これを第三者が傍受して
もそのままでは内容が分からないようにしておき、特定
の回路(ディスクランブル回路)をもつ受信者のみが音
声信号を復元できるようにするものである。
このような音声信号のスクランブルに依る秘話通信装置
を本願出願人は先に特開昭62−271534号に提案
している.第5図は、その秘話通信装置の同期回路を示
すブロック図であり、同図(a)は送信側、同図(b)
は受信側の構成を夫々示している。
送信側(第5図(a))に於いては、原音声がサンプル
ホールド回路(11〉でサンプルホールドされてA/D
変換回路(12)に入力され、このA/D変換回路(1
2)の出力がRAM<13)に記憶される。RAM(1
3)から読出された信号はD/A変換回路(14)に入
力され、このD/A変換回路(14)の出力が口−パス
フィルタ(15)を介して送出される。同期信号発生回
路(16)は同期信号を発生し、この同期信号が加算回
路〈17)でローバスフィルタ(15)の出力に重畳さ
れる。クロック周波数制御回路(18〉は、R A M
 (13)への書き込みのクロック周波数f +(+)
及び読出しのクロック周波数f1,)を制御すると共に
、サンプルホールド回路(11〉及び同期信号発生回路
(16〉の動作を制御する。このようにして同期信号を
含んだ秘話信号が送信側から送出される。
一方受信側(第5図(b))に於いては、受信された秘
話信号がサンプルホールド回路(21)でサンプルホー
ルドされ、A/D変換回路(22)に入力詐れる。この
A/D変換回路(22)の出力は、一旦RA M (2
3)に書き込まれ、このRAM<23)から読出された
信号がD/A変換回路(24)で音声信号に変換される
。同期信号検知回路(25)は、受信された秘話信号か
ら同期信号を取り出し、この同期信号と受信側に設定さ
れる同期信号とを比較し、両同期信号が一致すると所定
のタイミングで同期パルスを出力する。クロック周波数
制御回路(26)は、同期パルスに依って初期化され、
RAM(23)への書き込みのクロック周波数と読出し
のクロック周波数とを制御する。そこで、RAM(23
)への書き込みのクロック周波数をクロック周波数ft
(+,と同期させ、RAM(23)からの読出しのクロ
ック周波数をクロック周波数f’ +(1)と同期させ
ると、受信側で秘話信号が音声信号に復元される。
クロック周波数fl(1)及びf’ 2(lは、第6図
に示す如く時刻tの変化と共に夫々f’lL”f’lM
及びr !L” f IHの間で時間tfを周期として
三角波状に変化する。従って、クロック周波数f’ +
(+)で時間t.〜t,にRAM(13)へ書き込まれ
たデータは、クロック周波数fj(l)で時間t,〜t
3に読出される。そして、クロック周波数ft(l>に
設けられた時間的間隙(時間t,〜ta,ty〜11)
に同期信号発生回路(16)が一定の波形の同期信号を
出力する。ここで、クロック周波数r I(1)及びf
 x(+)の変化する周期tf及び同期信号の波形は、
送信側の周波数制御回路(18)及び同期信号発生回路
(16)に与えられる秘話キーに依って可変設定される
受信側では、同期信号検知回路(25)で同期信号が取
り出され、この同期信号検知回路(25)に秘話キーに
依って設定された同期信号と一致すると同期信号と同一
の周期tfを有する同期パルスを発生する。(第7図)
そして、同期パルスの各パルスで周波数制御回路(26
〉を初期化することで送信側の周波数制御回路(18)
と受信側の周波数制御回路(26)とのクロック動作を
同期させると共に、受信側でクロックf’!(+)に依
りデータをR A M (23)に書き込み、このデー
タがクロックf’+(+)に依って読出される。
また、同期信号検知回路(25)では、同期信号が検知
されると、これに同期して第7図に示すように時間tf
を周期としてクロック周波数f!(+)の時間的間隙(
時間t,〜is,ty〜11)と同等のパルス幅を有す
るゲートパルスが発生する。このゲートパルスは、同期
信号が存在するべき点にパルスを有するもので、同期信
号検知回路(25)はゲートパルスの立上りから立下り
までの期間、即ちゲートパルスがハイレベルにある期間
に同期信号の検知を行うように構成されている。従って
、受信側に設定される周期tfが送信側に設定された周
期tfと一致していれば同期信号が各タイミングで検知
され、これに応じて同期パルスが発生する。
(ハ〉発明が解決しようとする課題 上述の如き同期回路に於いては、同期信号の波形、同期
信号の周期(tf)、クロック周波数fl(+)及びi
(+)の時間パターン等が秘話キーに依って送信側と受
信側とに夫々設定され、双方の秘話キーが全て一致した
ときに送信側と受信側とのクロック動作が同期するよう
に構成されているが、同期信号の周期の差が小さかった
り、同期信号の波形が異なっても周期が同一であると、
受信側で秘話信号が音声信号に復元きれてしまうことが
あった。この理由を以下に説明する。
受信側の同期信号の周期tf’が送信側の同期信号の周
期tfより少しだけ短い(tf’<tf)ような場合、
同期信号検知回路〈25)が第7図に示す同期信号■を
検知して同期バルス■を発生すると、これに続いて時間
tf’後に■のゲートパルスが発生する。同期信号検知
回路(25)はこのバルス■の期間に同期信号の検知を
行うが、この期間で同期信号は検知されず、同期信号検
知回路(25)は初期化される。初期化された同期信号
検知回路(25)は、再びゲートパルスに関係なく同期
信号の検知を行い、次の同期信号■を検知して同期パル
ス■を発生する。このような動作を繰り返すことに依っ
て、周期tfの同期パルスが発生する。このため第6図
に示す時刻t,,ja, txに於いて受信{I!ll
の周波数制御回路(26)が初期化され、周波数制御回
路(18)(26)のクロック動作が極めて近くなるた
め、同期信号の周期tf’及びtfが送信側と受信側と
で異なっているにも拘わらず秘話信号がある程度音声信
号に復元される。
また、送受信側で同期信号の波形が異なる場合には、同
期信号検知回路(25〉が同期信号を検知できず、同期
パルスを得られないが、送受信側の同期信号の周期が同
一であれば、周波数制御回路〈1g)(26)のクロッ
ク動作のタイミングによっては双方のクロック動作が同
期して秘話信号が音声信号に復元される場合があった。
従って、同期・信号の周期を細かく設定したり、同期信
号の波形のみを変更することによって幾つかの秘話キー
を設定すると、送受信側で秘話キーが異なった場合でも
秘話信号が音声信号に復元されてしまう虞れがあり、秘
話キーの種類がある程度にまで限定されるという問題が
あった。
(二)課題を解決するための手段 本発明は上述の課題を解決するためになされたもので、
第1のクロックで信号が書き込まれて第2のクロックで
読出される記憶手段を通信系の送信側と受信側とに備え
、第1のクロ・7クと第2のクロックとの周波数を互い
に変化させることに依って信号を秘話状態にすると共に
、送信側で第2のクロックに時間的間隙を設け、この間
隙部に同期信号を重畳して送出することに依って送受信
両側でのクロック動作を同期させる秘話通信装置の同期
回路に於いて、受信側に設定される同期信号が送信側か
ら送出される同期信号と一致するか否かを検知する同期
信号検知回路を受信側に備え、この同期信号検知回路は
少なくとも2回続けて両同期信号の一致を検知したとき
に同期パルスを出力し始めることを第1の特徴とする。
そして、受信側に設定される同期信号と送信側から送出
される同期信号とが一致すると同期パルスを出力する同
期信号検知回路、受信された信号を直接出力する第1の
出力モードと第1のクロックに依って記憶手段に書き込
まれた信号を第2のクロックで読出して出力する第2の
出力モードとを選択設定する選択手段、を受信側に備え
、同期信号検知回路から同期パルスが得られたとき所定
期間上記選択手段が第2の出力モードに設定されること
を第2の特徴とする。
(ネ)作用 本発明に依れば、送受信側の同期パルスが少なくとも2
回続いて一致したときに同期パルスが発生するように構
成したことで、送受信側の同期パルスの周期が異なる場
合には、送受信側の同期信号が2回以上続いて一致する
ことはないため、同期信号の波形が一致していても、周
期が異なっていれば同期パルスが発生することはなく、
送信側と受信側とのクロック動作が近くなって受信側で
秘話信号が音声信号に復元されることがなくなる。
また、同期パルスが得られたときに、第1のクロックに
依って記憶手段に書き込まれた信号を第2のクロックで
読出して出力するように構成したことで、送受信側の同
期信号が一致したときにのみ受信側で秘話信号の復元処
理が行われるため、同期信号の周期が送受信側で同じと
き、送受信側のクロック動作のタイミングが偶然一致し
たとしても、同期信号の波形が異なっていれば受信側で
秘話信号の復元処理がなされないまま出力される。
(へ)実施例 本発明の実施例を図面に従って説明する。
第1図は本発明同期回路(受信側)の構成を示すブロッ
ク図である。この図に於いて、サンプルホールド回路(
21)、A/D変換回路(22)、RAM(23)及び
D/A変換回路(24)は第5図(b>と同一構成であ
り、同一部分には同一符号が付してある。本発明の特徴
とするところは、同期信号検知回路(25’ )に於い
て、この同期信号検知回路(25’)に設定される同期
信号が送信側からの同期信号と2回続けて一致したとき
に、同期パルスが発生し始めるように構成したことにあ
る。即ち、受信した秘話信号は、サンプルホールド回路
(21)に入力されると共に、同期信号検知回路(25
’)に入力され、この同期信号検知回路(25’)では
、秘話信号中の同期信号の検知に依って検知部(251
)から発生される同期パルスを計数部(252)でカウ
ントし、2度続いて同期パルスが得られたときに同期パ
ルスを周波数制御回路(26)へ入力している。この計
数部(252)は、例えば、直列に接続された2つのフ
リップフロップからなる2ビットのシフトレジスタで構
成されており、2番目のパルスが入力されたときから、
入カパルスに応じて所定のパルスを出力するように構成
されている。
受信側に設定される同期信号の周期が送信側に設定され
た同期信号の周期tfと等しいとき、第2図(a)に示
す如く最初の同期信号■が検知されると同期バルス@が
発生するが、この同期バルス■は計数部(252)でカ
ウントされるのみで同期信号検知回路(25′)から出
力されない。また、同期信号■が検知されると周期tf
のゲートパルスが発生し、次の検知はゲートバルス■の
期間に行われる.送受信側の周期信号の周期が一致して
いれば、ゲートバルス■の期間内で同期信号■が検知き
れ、検知部(251)が同期パルス@に続いて同期パル
ス■を発生すると、この同期バルス■は同期信号検知回
路(25’)から出力される。この後、同期信号が検知
される限り周期tfで同期パルスが発生し、この同期パ
ルスが周波数制御回路(26)に入力されるため、第5
図(b)と同様に周波数制御回路(26)の夕ロック動
作が送信側と同期仕しめられ、秘話信号が音声信号に復
元される。
一方、受信側に設定される同期信号の周期が送信側に設
定された同期信号の周期と異なるとき(波形は一致して
いるとする)、第2図(b)に示す如く、同期信号■が
検知きれて同期バルス■を発生するが、第2図(a)の
場合と同様に、この同期バルス@は同期信号検知回路(
25’)からは出力きれない。また、同期信号■が検知
されると周期tf’のゲートパルスが発生し、次の同期
信号の検知がゲートパルス■゛の期間に行われるが、こ
のゲートバルス■′の期間では同期信号が検知されず、
同期信号検知回路(25’)は初期化される.次に、同
期信号検知回路(25’)が同期信号■を検知して同期
パルス■を発生しても、検知部(251)と共に計数部
(252)が初期化されているため、同期バルス■は同
期バルス■と同様に計数部(252)にカウントされる
のみで、同期信号検知回路(25’)からは出力されな
い。
従って、送受信側で同期信号の波形が一致したとしても
、同期信号の周期が異なっていれば、同期信号検知回路
(25’)が同期パルスを出力することはなく、周波数
制御回路(26)のクロック動作が送信側に同期せず、
秘話信号が音声信号に復元されることがなくなる。
第3図は、本発明の他の実施例を示すプロ・/ク図であ
る。この図に於いて、サンプルホールド回路(21)、
A/D変換回路(22)、RAM(23)及びD/A変
換回路(24)は第5図(b)と同一の構成であり、R
AM(23)にデータを書き込むクロック周波数f z
(+)と書き込まれたデータを読出すクロ・Zク周波数
fl(+)とが周波数制御回路(26)に依って制御さ
れて秘話信号から音声信号への復元処理がなされる。本
発明の特徴とするところは、サンプルホールド回路(2
1)の出力を直接出力するか、或いはA/D変換回路(
22)、RAM(23)及びD/A変換回路(24)を
介して復元処理して出力するかを選択するセレクタ(3
0)を設けたことにある。即ち、セレクタ(30)は、
同期信号検知回路(25“〉から同期パルスが得られる
と同期信号の周期tfの期間だけD/A変換回路(24
)の出力を選択して出力し、その他の期間ではサンプル
ホールド回路(21)の出力をそのまま出力するように
構成きれている。セレクタ(30)は、同期信号検知回
路(25“)からの選択信号に依って制御きれ、この選
択信号は第4図に示す如く、同期信号■が検知きれて同
期バルス■が発生すると、ハイレベルとなり、期間tf
だけハイレベルが維持きれ、続いて期間tfの後に同期
バルス■が検知されて同期パルス■が発生ずると、さら
に期間tfだけハイレベルが維持される。そして、同期
信号が検知きれなくなると選択信号はローレベルとなる
。この選択信号がハイレベルにあるときにセレクタ(3
0)はD/A変換回路(24)の出力を選択して出力し
、選択信号がローレベルになるとサンプルホールド回路
(21)の出力を選択して出力する。従って、同期パル
スが得られている期間のみ秘話信号から音声信号への復
元処理がなされ、その他の期間では復元処理がなされず
、秘話信号が出力されることになる。
上述の構成に依れば、送受信側の同期信号の周期が同一
であった場合に、送受信側のクロック動作のタイミング
が偶然一致したとしても、同期信号の波形が異なってい
れば秘話信号が音声信号に復元されることがなくなる。
尚、本実施例に於いては、D/A変換回路(24〉の後
にセレクタ(30)を配した場合を例示したが、A/D
変換回路(22)の前にセレクタ(30〉を配しても差
支えない。
(ト)発明の効果 本発明に依れば、送受信側で同期信号の波形を変えずに
周期を少し変更した場合や、同期信号の周期を変えずに
波形のみを変更した場合などに、受信側で秘話信号が一
部音声信号に復元されるといったことがなくなるため、
同期信号の波形のみの変更や、周期信号の波形を変えず
に周期を少しだけ変更することで異なった秘話キーを設
定できるため、秘話キーの種類を増加させるのに有効で
ある。
【図面の簡単な説明】
第1図乃至第4図は本発明に係り、第1図は一実施例の
構成を示すブロック図、第2図は第1図の動作を説明す
るタイミング図、第3図は他の実施例を示すブロック図
、第4図は第3図の動作を説明するタイミング図である
。第5図は従来の同期回路の送信側及び受信側の構成を
示すブロック図、第6図はクロック周波数の時刻に対す
る変化を示す図、第7図は第5図の動作を説明するタイ
ミング図である。 (11)(21)・・・サンプルホールド回路、 (1
2) (22)・・・A/D変換回路、 (13)(2
3)・・・RAM,  (14)(24)・・・D/A
変換回路、 (16)・・・同期信号発生回路、 (1
8)(26)・・・周波数制御回路、 (25)(25
’)(25”)・・・同期信号検知回路、 (30)・
・・セレクク。 2′S2 図

Claims (2)

    【特許請求の範囲】
  1. (1)音声信号をデジタル化するA/D変換回路と、 このA/D変換回路の出力する信号が第1のクロックで
    書き込まれて第2のクロックで読出される記憶手段と、 この記憶手段から読出される信号をアナログ化するD/
    A変換回路と、 上記第1及び第2のクロックの周波数を制御する周波数
    制御回路と、 を通信系の送信側と受信側とに備え、 上記周波数制御回路で第1のクロックと第2のクロック
    との周波数を互いに変化させることに依って信号を秘話
    状態にすると共に、 送信側で第2のクロックに時間的間隙を設け、この間隙
    部に同期信号を重畳して送出することに依って送受信両
    側でのクロック動作を同期させる秘話通信装置の同期回
    路に於いて、 受信側に設定される同期信号が送信側から送出される同
    期信号と一致するか否かを検知する同期信号検知回路を
    受信側に備え、 この同期信号検知回路は少なくとも2回続けて両同期信
    号の一致を検知したときに同期パルスを出力し始めるこ
    とを特徴とする秘話通信装置の同期回路。
  2. (2)音声信号をデジタル化するA/D変換回路と、 このA/D変換回路の出力する信号が第1のクロックで
    書き込まれて第2のクロックで読出される記憶手段と、 この記憶手段から読出される信号をアナログ化するD/
    A変換回路と、 上記第1及び第2のクロックの周波数を制御する周波数
    制御回路と、 を通信系の送信側と受信側とに備え、 上記周波数制御回路で第1のクロックと第2のクロック
    との周波数を互いに変化させることに依って信号を秘話
    状態にすると共に、 送信側で第2のクロックに時間的間隙を設け、この間隙
    部に同期信号を重畳して送出することに依って送受信両
    側でのクロック動作を同期させる秘話通信装置の同期回
    路に於いて、 受信側に設定される同期信号と送信側から送出される同
    期信号とが一致すると同期パルスを出力する同期信号検
    知回路、 受信された信号を直接出力する第1の出力モードと第1
    のクロックに依って上記記憶手段に書き込まれた信号を
    第2のクロックで読出して出力する第2の出力モードと
    を選択設定する選択手段、を受信側に備え、 上記同期信号検知回路から同期パルスが得られたとき所
    定期間上記選択手段が第2の出力モードに設定されるこ
    とを特徴とする秘話通信装置の同期回路。
JP63286960A 1988-11-14 1988-11-14 秘話通信装置の同期回路 Expired - Fee Related JPH0821921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63286960A JPH0821921B2 (ja) 1988-11-14 1988-11-14 秘話通信装置の同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63286960A JPH0821921B2 (ja) 1988-11-14 1988-11-14 秘話通信装置の同期回路

Publications (2)

Publication Number Publication Date
JPH02132940A true JPH02132940A (ja) 1990-05-22
JPH0821921B2 JPH0821921B2 (ja) 1996-03-04

Family

ID=17711183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63286960A Expired - Fee Related JPH0821921B2 (ja) 1988-11-14 1988-11-14 秘話通信装置の同期回路

Country Status (1)

Country Link
JP (1) JPH0821921B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149416A (en) * 1978-05-16 1979-11-22 Nippon Telegr & Teleph Corp <Ntt> Communication synchronous system
JPS62271534A (ja) * 1986-05-20 1987-11-25 Sanyo Electric Co Ltd 秘話通信装置の同期回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149416A (en) * 1978-05-16 1979-11-22 Nippon Telegr & Teleph Corp <Ntt> Communication synchronous system
JPS62271534A (ja) * 1986-05-20 1987-11-25 Sanyo Electric Co Ltd 秘話通信装置の同期回路

Also Published As

Publication number Publication date
JPH0821921B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
JPH0766814A (ja) Atmクロック再生装置
JPH02132940A (ja) 秘話通信装置の同期回路
US5825834A (en) Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor
JP2602350B2 (ja) 通信装置
JPH05153112A (ja) 秘匿監視方式
JPH07264176A (ja) フレーム番号付加方式と信号伝送装置
JPH0621999A (ja) シリアル通信装置
US3155773A (en) System for synchronously detecting signals in the presence of noise
KR0183777B1 (ko) 칼라벌스트 위상틀어짐 검출장치
JPS63204936A (ja) 秘話通信装置の同期回路
JPH0669176B2 (ja) 秘話通信方法
JP2576273B2 (ja) 同期保護回路
JPH0761070B2 (ja) 秘話通信装置の同期回路
JPH04145566A (ja) シリアル転送回路
SU1474658A1 (ru) Устройство ввода асинхронного цифрового потока
JP2605051B2 (ja) 通信装置
KR910001427B1 (ko) 디지탈 전송시스템의 데이타 검출회로
SU1420670A1 (ru) Система дл асинхронного сопр жени импульсных потоков
JPH04239832A (ja) フレーム同期回路
JP3161795B2 (ja) 位相制御装置
JPH06120941A (ja) ディジタル秘密通信方式
JPS63102423A (ja) アナログ信号のスクランブル伝送方式
JPH0223104B2 (ja)
JPS6085640A (ja) フレ−ム同期回路
JPS605640A (ja) 直列デイジタル信号伝送装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees