JPH02130927A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02130927A JPH02130927A JP28506388A JP28506388A JPH02130927A JP H02130927 A JPH02130927 A JP H02130927A JP 28506388 A JP28506388 A JP 28506388A JP 28506388 A JP28506388 A JP 28506388A JP H02130927 A JPH02130927 A JP H02130927A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring layer
- film
- layer
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 238000009499 grossing Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 41
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910008484 TiSi Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- -1 WSi Chemical compound 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関し、多層配線の形成
方法に関する。
方法に関する。
〔従来の技術１
従来、半導体装置における多層配線の形成法としては、
最も一般的には半導体基板上に絶縁膜を形成し、該絶縁
膜に開けられたコンタクト穴を通して配線層を形成する
場合に、真空蒸着法によりアルミニウム膜を形成し、該
アルミニウム膜を配線層となすのが通例であった。しか
し、前記技術によるとコンタクト穴部にアルミニウムの
蒸着膜が充分につきまわり良く形成されず、アルミニウ
ム配線層の断線やエレクトロ・マイグレーションによる
断線がコンタクト穴部で発生しやすいと云う問題があり
、最近は、第２図示す如き選択タングステンＣＶＤ法に
よりコンタクト穴部を埋めると云う方法が用いられる様
になった。すなわち。
最も一般的には半導体基板上に絶縁膜を形成し、該絶縁
膜に開けられたコンタクト穴を通して配線層を形成する
場合に、真空蒸着法によりアルミニウム膜を形成し、該
アルミニウム膜を配線層となすのが通例であった。しか
し、前記技術によるとコンタクト穴部にアルミニウムの
蒸着膜が充分につきまわり良く形成されず、アルミニウ
ム配線層の断線やエレクトロ・マイグレーションによる
断線がコンタクト穴部で発生しやすいと云う問題があり
、最近は、第２図示す如き選択タングステンＣＶＤ法に
よりコンタクト穴部を埋めると云う方法が用いられる様
になった。すなわち。
例えばＳｉやＳｉの表面に絶縁膜を形成した基板１１の
表面に第１の配線層１２を真空蒸着法によりアルミニウ
ム膜で形成し、その表面に、ＣＶＤ法等により層間絶縁
膜１３を５ｉｎ２膜等で形成し、該層間絶縁Ｉｆ！１３
にホト・エツチングによりコンタクト穴１４を開け、次
いでＷＦｓ ＋ Ｓ ｉ ＨＣｌ１ｘ −４Ｓ ｉ Ｆ
４ ＋ＨＣＪ２＋Ｗａ等）反応ニヨリタングステン（Ｗ
）を前記コンタクト穴１４部に選択的にＣＶＤ法で形成
し、コンタクト穴１４部をＷで埋め込み、選択ＣＶＤ膜
１５となし、その後、第２の配線層１６を形成すること
により、コンタクト穴部での第２の配線層１６の不均一
膜形成による断線を防止し、且つ第２の配線層１６の表
面を平滑にして成る方法が用いられるようになってきた
。
表面に第１の配線層１２を真空蒸着法によりアルミニウ
ム膜で形成し、その表面に、ＣＶＤ法等により層間絶縁
膜１３を５ｉｎ２膜等で形成し、該層間絶縁Ｉｆ！１３
にホト・エツチングによりコンタクト穴１４を開け、次
いでＷＦｓ ＋ Ｓ ｉ ＨＣｌ１ｘ −４Ｓ ｉ Ｆ
４ ＋ＨＣＪ２＋Ｗａ等）反応ニヨリタングステン（Ｗ
）を前記コンタクト穴１４部に選択的にＣＶＤ法で形成
し、コンタクト穴１４部をＷで埋め込み、選択ＣＶＤ膜
１５となし、その後、第２の配線層１６を形成すること
により、コンタクト穴部での第２の配線層１６の不均一
膜形成による断線を防止し、且つ第２の配線層１６の表
面を平滑にして成る方法が用いられるようになってきた
。
［発明が解決しようとする課題１
しかし、上記従来技術によると、選択タングステンＣＶ
Ｄ法によるコンタクト穴部埋め込み法を用いると、層間
絶縁膜の表面状態やコンタクト穴部底面の表面状態によ
り選択ＣＶＤ膜がコンタクト穴部以外に成長したり、コ
ンタクト穴部に成長しなかったりする不都合が発生し、
量産化できないと云う課題があった。
Ｄ法によるコンタクト穴部埋め込み法を用いると、層間
絶縁膜の表面状態やコンタクト穴部底面の表面状態によ
り選択ＣＶＤ膜がコンタクト穴部以外に成長したり、コ
ンタクト穴部に成長しなかったりする不都合が発生し、
量産化できないと云う課題があった。
本発明は、かかる従来技術の課題を解決する新しい半導
体装置の多層配線法を提供する事を目的とする。
体装置の多層配線法を提供する事を目的とする。
〔課題を解決するための手段１
上記課題を解決するために１本発明は、半導体装置の製
造方法に関し、半導体基板上に絶縁膜を形成し、該絶縁
膜に開けられたコンタクト穴を通して配線層を形成する
場合に、少なくともＣＶＤ法による配線層を一層以上形
成し、コンタクト穴部上部の配線層表面を平滑になす手
段をとる。
造方法に関し、半導体基板上に絶縁膜を形成し、該絶縁
膜に開けられたコンタクト穴を通して配線層を形成する
場合に、少なくともＣＶＤ法による配線層を一層以上形
成し、コンタクト穴部上部の配線層表面を平滑になす手
段をとる。
〔実 施 例Ｊ
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示す多層配線構造の要部の
断面図である。
断面図である。
いま、半導体から成る基板１の表面に第１の配線層２を
拡散層により形成し、その表面に５ｉ０２膜等から成る
眉間絶縁ｌｌ！３が形成されて成り、該層間絶ａＩＩＪ
Ｉ３にサブ・ミクロン径の穴径のコンタクト穴４をホト
・エツチングにより設け、次いでＣＶＤ法によりＡｌ１
より成る第２の配線層６を穴径の約祿以上の厚さで形成
すると、コンタクト穴４の上部の第２の配線層５の表面
を平滑になすことができ、且つコンタクト穴４部はＡｌ
１で埋め込まれて成ることとなる０本例の場合、第２の
配線層５はＣＶＤ法によるへβ以外に、最も一般的には
ＳｉＨ４→Ｓｉｔ＋Ｈｚ反応を用いたＣＶＤ法による多
結晶Ｓｉ膿が用いる事が出来、その他、ＣＶＤ法による
Ｃｕ （ＣｕＨＦ＝Ｃｕｇ ＋ＨＦ、反応）、ＴｉＮ、
ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉ等の膜を用いる事が出
来る。又ＣＶＤ法によるＣｕの場合には予めスパッタ法
等の真空蒸着法によりＣｒ膜を薄く形成して置き下地と
の接着力を増すこともできる。更に、第１の配線層２は
必ずしも半導体基板への拡散層である必要はなく、基板
ｌを半導体上に絶縁膜を形成した基板であると見なすと
、ＣＶＤ法やスパック法で形成したＡｌ１、Ｃｕ、Ｔｉ
Ｎ、ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉ、あるいは多結晶
Ｓｉである場合もある、更に、第１の配線層２や第２の
配線層５は一層である必要はなく、例えばＣＶＤ法によ
るＴｉＮ、ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉあるいは多
結晶Ｓｉとスパック法によるＡｌ１やＣｕとの多層膜で
あっても良く、又、スパッタ法によるＴｉＮ、ＷＳｉ、
ＴｉＷ、Ｔｉ、ＴｉＳｉあるいは多結晶ＳｉとＣＶＤ法
によるＡ２やＣｕとの多層膜であっても良い、なぜなら
ＣＶＤによる導体膜形成が必ず一層加えてあれば、該Ｃ
ＶＤ膜によるコンタクト穴４部の埋め込みと配線層表面
の平滑化が可能だからである。
拡散層により形成し、その表面に５ｉ０２膜等から成る
眉間絶縁ｌｌ！３が形成されて成り、該層間絶ａＩＩＪ
Ｉ３にサブ・ミクロン径の穴径のコンタクト穴４をホト
・エツチングにより設け、次いでＣＶＤ法によりＡｌ１
より成る第２の配線層６を穴径の約祿以上の厚さで形成
すると、コンタクト穴４の上部の第２の配線層５の表面
を平滑になすことができ、且つコンタクト穴４部はＡｌ
１で埋め込まれて成ることとなる０本例の場合、第２の
配線層５はＣＶＤ法によるへβ以外に、最も一般的には
ＳｉＨ４→Ｓｉｔ＋Ｈｚ反応を用いたＣＶＤ法による多
結晶Ｓｉ膿が用いる事が出来、その他、ＣＶＤ法による
Ｃｕ （ＣｕＨＦ＝Ｃｕｇ ＋ＨＦ、反応）、ＴｉＮ、
ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉ等の膜を用いる事が出
来る。又ＣＶＤ法によるＣｕの場合には予めスパッタ法
等の真空蒸着法によりＣｒ膜を薄く形成して置き下地と
の接着力を増すこともできる。更に、第１の配線層２は
必ずしも半導体基板への拡散層である必要はなく、基板
ｌを半導体上に絶縁膜を形成した基板であると見なすと
、ＣＶＤ法やスパック法で形成したＡｌ１、Ｃｕ、Ｔｉ
Ｎ、ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉ、あるいは多結晶
Ｓｉである場合もある、更に、第１の配線層２や第２の
配線層５は一層である必要はなく、例えばＣＶＤ法によ
るＴｉＮ、ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉあるいは多
結晶Ｓｉとスパック法によるＡｌ１やＣｕとの多層膜で
あっても良く、又、スパッタ法によるＴｉＮ、ＷＳｉ、
ＴｉＷ、Ｔｉ、ＴｉＳｉあるいは多結晶ＳｉとＣＶＤ法
によるＡ２やＣｕとの多層膜であっても良い、なぜなら
ＣＶＤによる導体膜形成が必ず一層加えてあれば、該Ｃ
ＶＤ膜によるコンタクト穴４部の埋め込みと配線層表面
の平滑化が可能だからである。
本発明は、コンタクト穴４の径がサブ・ミクロンの場合
には、選択ＣＶＤ法よりもより有効に作用することとな
る。なぜなら選択ＣＶＤ法ではコンタクト穴径がサブ・
ミクロンになると尚更、コンタクト穴内へのＣＶＤ膜の
付着が困難な場合が多発するのに対し、本発明の如く、
ＣＶ Ｄ Ｉｌｌ！を全面に付ける場合には、コンタク
ト穴内への膜付着が間違いなく完全に行なわれるからで
ある。更に、ＴｉＮ、ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉ
等の下地層とＡｌ１等の上層の２層構造が配線層の全領
域にわたって取れるので、全領域にわたってエレクトロ
・マイグレーションによる耐性が強くなり、コンタクト
穴部のみ選択ＣＶＤ膜と他の配線層材料膜との多層構造
をとる従来技術の場合には、コンタクト穴部のみのエレ
クトロ・マイグレーションの耐性強化に比べ、−段と強
力な対策になるからである。
には、選択ＣＶＤ法よりもより有効に作用することとな
る。なぜなら選択ＣＶＤ法ではコンタクト穴径がサブ・
ミクロンになると尚更、コンタクト穴内へのＣＶＤ膜の
付着が困難な場合が多発するのに対し、本発明の如く、
ＣＶ Ｄ Ｉｌｌ！を全面に付ける場合には、コンタク
ト穴内への膜付着が間違いなく完全に行なわれるからで
ある。更に、ＴｉＮ、ＷＳｉ、ＴｉＷ、Ｔｉ、ＴｉＳｉ
等の下地層とＡｌ１等の上層の２層構造が配線層の全領
域にわたって取れるので、全領域にわたってエレクトロ
・マイグレーションによる耐性が強くなり、コンタクト
穴部のみ選択ＣＶＤ膜と他の配線層材料膜との多層構造
をとる従来技術の場合には、コンタクト穴部のみのエレ
クトロ・マイグレーションの耐性強化に比べ、−段と強
力な対策になるからである。
〔発明の効果］
本発明により、サブ・ミクロン径のコンタクト穴部を持
つ多層配線のコンタクト穴部での断線防止が出来ると共
に、エレクトロ・マイグレーション耐性が強化でき、更
に、配線層の表面が平滑になる事により、更に上層配線
が下層コンタクト穴部上を絶縁膜を介して、またがって
配線される場合にも上層配線層の下層コンタクト穴部上
での凹凸がなく、該凹凸による断線と云う問題もなくす
ることができる効果もある。
つ多層配線のコンタクト穴部での断線防止が出来ると共
に、エレクトロ・マイグレーション耐性が強化でき、更
に、配線層の表面が平滑になる事により、更に上層配線
が下層コンタクト穴部上を絶縁膜を介して、またがって
配線される場合にも上層配線層の下層コンタクト穴部上
での凹凸がなく、該凹凸による断線と云う問題もなくす
ることができる効果もある。
４．１４・・・コンタクト穴
５．１６・・・第２の配線層
１５・・・・・選択ＣＶ Ｄ ｌｌｉ
出願人 セイコーエプソン株式会社
代理人 弁理士 上 柳 雅 誉（他１名）
第１図は本発明の一実施例を示す多層配線構造の要部の
断面図であり、第２図は従来技術による多層配線構造例
を示す要部の断面図である。 １．１１・・・基板 ２．１２・・・第１の配線層 ３．１３・・・層間絶縁膜
断面図であり、第２図は従来技術による多層配線構造例
を示す要部の断面図である。 １．１１・・・基板 ２．１２・・・第１の配線層 ３．１３・・・層間絶縁膜
Claims (1)
- 半導体基板上に絶縁膜を形成し、該絶縁膜に開けられた
コンタクト穴を通して配線層を形成する場合に、少なく
ともＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｕｒＤｅｐｏｓ
ｉｔｉｏｎ：化学蒸着）法による配線層を一層以上形成
し、コンタクト穴部上部の配線層表面を平滑になす事を
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28506388A JPH02130927A (ja) | 1988-11-11 | 1988-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28506388A JPH02130927A (ja) | 1988-11-11 | 1988-11-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130927A true JPH02130927A (ja) | 1990-05-18 |
Family
ID=17686680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28506388A Pending JPH02130927A (ja) | 1988-11-11 | 1988-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130927A (ja) |
-
1988
- 1988-11-11 JP JP28506388A patent/JPH02130927A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514417B2 (ja) | ||
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| US5851581A (en) | Semiconductor device fabrication method for preventing tungsten from removing | |
| US6022800A (en) | Method of forming barrier layer for tungsten plugs in interlayer dielectrics | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPH01256152A (ja) | 半導体装置における多層構造 | |
| JPH02130927A (ja) | 半導体装置の製造方法 | |
| US20020017453A1 (en) | Sputtering method and manufacturing method of semiconductor device using the same | |
| KR100295054B1 (ko) | 다층금속배선을갖는반도체소자및그제조방법 | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| KR940010522B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0410426A (ja) | 半導体装置の製造方法 | |
| JPH0487328A (ja) | 半導体装置の製造方法 | |
| JPH05315334A (ja) | 半導体装置の製造方法 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| JPH06268077A (ja) | 半導体装置の製造方法 | |
| JPH01194440A (ja) | 多層配線層の形成方法 |