JPH02114659A - 半導体集積回路用リードフレーム - Google Patents
半導体集積回路用リードフレームInfo
- Publication number
- JPH02114659A JPH02114659A JP26866688A JP26866688A JPH02114659A JP H02114659 A JPH02114659 A JP H02114659A JP 26866688 A JP26866688 A JP 26866688A JP 26866688 A JP26866688 A JP 26866688A JP H02114659 A JPH02114659 A JP H02114659A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- sealing resin
- resin
- die pad
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000011347 resin Substances 0.000 claims abstract description 33
- 229920005989 resin Polymers 0.000 claims abstract description 33
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 abstract description 27
- 238000000465 moulding Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔並業上の利用分野〕
この発明は、半導体集積回路の構造に用いるリードフレ
ームに関するものでらる０ 〔従来の技術〕 第３図ないし第６図は従来の半導体集積回路用リードフ
レームに関するもので、第３図はリードフレームを示す
斜視図、第４図は樹脂封止前の状態を示すリードフレー
ムの斜視図、第５図は樹脂封止後のリードフレームの斜
視図、第６図は第５図のｘ−ｘにおける断面図である。
ームに関するものでらる０ 〔従来の技術〕 第３図ないし第６図は従来の半導体集積回路用リードフ
レームに関するもので、第３図はリードフレームを示す
斜視図、第４図は樹脂封止前の状態を示すリードフレー
ムの斜視図、第５図は樹脂封止後のリードフレームの斜
視図、第６図は第５図のｘ−ｘにおける断面図である。
図において、（１）はリードフレーム、（２）はリード
フレーム枠、（３）はインナーリード、（４）はタイバ
ー、（５）は外部リード、（６）はダイパッド、（７）
はチップ、（８）はチップ（７）に設けられた電極（図
示せず）とインナーリード（３）を接続する金属細線、
（９）は封止樹脂である。
フレーム枠、（３）はインナーリード、（４）はタイバ
ー、（５）は外部リード、（６）はダイパッド、（７）
はチップ、（８）はチップ（７）に設けられた電極（図
示せず）とインナーリード（３）を接続する金属細線、
（９）は封止樹脂である。
次に製造工程について説明する。半導体集積回路のチッ
プ（７）は、リードフレーム（１）のダイパッド（６）
に装着された後に、金Ｆ４＃１線（８）によってインナ
ー ＩＪ−ド（３）と接続される。この状態で封止樹脂
（９）によって封止された故、タイバー（４）を切断す
ることによって６外ｆａ １７−ド（５）か電気的に独
立する。
プ（７）は、リードフレーム（１）のダイパッド（６）
に装着された後に、金Ｆ４＃１線（８）によってインナ
ー ＩＪ−ド（３）と接続される。この状態で封止樹脂
（９）によって封止された故、タイバー（４）を切断す
ることによって６外ｆａ １７−ド（５）か電気的に独
立する。
この後、所定の外部リード＋５）の形状にシシロエされ
（図示せず）製造工程は光子する。
（図示せず）製造工程は光子する。
従来のパッケージに、第６因に示すごとく構成されてい
るので、このパッケージの厚みを薄くシようとした場合
、チップと部の封止樹脂の厚みは金属細線の高さで制約
を受けるため薄くすることに限界があシ、グイパッド下
の封止樹脂の厚みも薄くすると封止樹脂による成形時点
で封止樹脂が均一に流入せず、成形不良が多発するとい
う問題があった。
るので、このパッケージの厚みを薄くシようとした場合
、チップと部の封止樹脂の厚みは金属細線の高さで制約
を受けるため薄くすることに限界があシ、グイパッド下
の封止樹脂の厚みも薄くすると封止樹脂による成形時点
で封止樹脂が均一に流入せず、成形不良が多発するとい
う問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、更に薄いパッケージを得るためにダイパッド
下の封止樹脂厚を成形時の封止樹脂の流入による不良を
出さないで従来より薄くすることを目的とする。
たもので、更に薄いパッケージを得るためにダイパッド
下の封止樹脂厚を成形時の封止樹脂の流入による不良を
出さないで従来より薄くすることを目的とする。
この発明に係るリードフレームは、ダイパッドａ面に成
形時の封止樹脂の注入大向に平行な溝を設けたもので心
る。
形時の封止樹脂の注入大向に平行な溝を設けたもので心
る。
この発明によるリードフレームは、ダイパッド１６ｍに
設けられた嬶の定めにダイパッド下の封止樹脂厚を薄く
しても封止樹脂の流入性は確保され、結果としてより薄
形のパッケージが実現する。
設けられた嬶の定めにダイパッド下の封止樹脂厚を薄く
しても封止樹脂の流入性は確保され、結果としてより薄
形のパッケージが実現する。
〔実１Ｍ例〕
以下、この発明の一実施例を図について説明する。第１
図（ａ）はリードフレームの斜視図、第１図（ｂ）は第
１図（ａ）に示すＡ部の拡大ｆｆｆｉ＋視図、第２図は
第１図（ａＪに示すＹ・Ｙにおいて樹脂封止後のｓａを
示す断面図である。図において、（１）〜（５） 、
（７）〜（９）は第４図及び第５図の従来例に示したも
のと同等であるので説明を省略する。０αはこの発明に
よるタイパッドでめシ、裏面に封止樹脂（９）の注入方
向に平行な錦が設けられている。封止樹脂（９）注入時
の封止樹脂゛（９）の流入性は第１図（ａ）に示す注入
方向と平行なグイパッドｆＩＩ下の溝によって、確保さ
れるため姐２図のごとくダイパッド（１１下の封止樹脂
（９）の厚みを従来のものよりも薄くすることができる
Ｏ また、上記実施例では、ダイパッドＧｔＩ下にのみ封止
樹脂（９）の注入方向と平行に溝を設けたが１．注入に
障害となる他の部分（ｆｌえはインナーリード（３）部
）にも設けても良い（〉 〔発明の効果〕 以上のように、この発明によればリードフレームのダイ
パッドＴｋ面に成形時の封止樹脂の注入方向に平行の溝
を設けたので、ダイパッド下の封止樹脂厚を薄くして本
封止樹脂の流入性は確保できるため、より薄いパッケー
ジの製作が可能となる。
図（ａ）はリードフレームの斜視図、第１図（ｂ）は第
１図（ａ）に示すＡ部の拡大ｆｆｆｉ＋視図、第２図は
第１図（ａＪに示すＹ・Ｙにおいて樹脂封止後のｓａを
示す断面図である。図において、（１）〜（５） 、
（７）〜（９）は第４図及び第５図の従来例に示したも
のと同等であるので説明を省略する。０αはこの発明に
よるタイパッドでめシ、裏面に封止樹脂（９）の注入方
向に平行な錦が設けられている。封止樹脂（９）注入時
の封止樹脂゛（９）の流入性は第１図（ａ）に示す注入
方向と平行なグイパッドｆＩＩ下の溝によって、確保さ
れるため姐２図のごとくダイパッド（１１下の封止樹脂
（９）の厚みを従来のものよりも薄くすることができる
Ｏ また、上記実施例では、ダイパッドＧｔＩ下にのみ封止
樹脂（９）の注入方向と平行に溝を設けたが１．注入に
障害となる他の部分（ｆｌえはインナーリード（３）部
）にも設けても良い（〉 〔発明の効果〕 以上のように、この発明によればリードフレームのダイ
パッドＴｋ面に成形時の封止樹脂の注入方向に平行の溝
を設けたので、ダイパッド下の封止樹脂厚を薄くして本
封止樹脂の流入性は確保できるため、より薄いパッケー
ジの製作が可能となる。
第１図（ａ） 、 （ｂ）は、この発明の一実施例によ
る半導体集積回路用リードフレームを示す斜？Ｊ！図、
第２図は、第１図（ａ）に示すＹ・Ｙにおいて樹脂封止
後のＩＩ造を示す断面図、第３図は従来のリードフレー
ムを示す斜視図、第４図に従来のリードフレームにチッ
プを載置した樹脂封止前の状態を示す斜視図、第５図は
、第４図のリードフレームの樹脂封止後の状態を示す斜
視図、第６図は第５図のＸ＠Ｘにおける断面図である。 図において、（１）はリードフレーム、（２）はリード
フレーム枠、（３）はインナーリード、（４）はタイバ
ー（５）は外部リード、（７）はチップ、（８）は金属
細線、（９）は封止樹脂、Ｃ１ｌはダイパッドである。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図
る半導体集積回路用リードフレームを示す斜？Ｊ！図、
第２図は、第１図（ａ）に示すＹ・Ｙにおいて樹脂封止
後のＩＩ造を示す断面図、第３図は従来のリードフレー
ムを示す斜視図、第４図に従来のリードフレームにチッ
プを載置した樹脂封止前の状態を示す斜視図、第５図は
、第４図のリードフレームの樹脂封止後の状態を示す斜
視図、第６図は第５図のＸ＠Ｘにおける断面図である。 図において、（１）はリードフレーム、（２）はリード
フレーム枠、（３）はインナーリード、（４）はタイバ
ー（５）は外部リード、（７）はチップ、（８）は金属
細線、（９）は封止樹脂、Ｃ１ｌはダイパッドである。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図
Claims (1)
- ダイパッド裏面に樹脂の注入方向と平行な溝を設けたこ
とを特徴とする半導体集積回路用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26866688A JPH02114659A (ja) | 1988-10-25 | 1988-10-25 | 半導体集積回路用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26866688A JPH02114659A (ja) | 1988-10-25 | 1988-10-25 | 半導体集積回路用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114659A true JPH02114659A (ja) | 1990-04-26 |
Family
ID=17461710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26866688A Pending JPH02114659A (ja) | 1988-10-25 | 1988-10-25 | 半導体集積回路用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114659A (ja) |
-
1988
- 1988-10-25 JP JP26866688A patent/JPH02114659A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02114659A (ja) | 半導体集積回路用リードフレーム | |
| JPS6034268B2 (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS5854659A (ja) | 樹脂封止型半導体装置 | |
| JPH0233961A (ja) | リードフレーム | |
| JPH05326799A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| JPH10138294A (ja) | 樹脂封止金型及び樹脂封止方法 | |
| KR200177346Y1 (ko) | 반도체 패키지(semiconductor package) | |
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPS5921050A (ja) | 半導体装置の製造方法 | |
| JPS6232622A (ja) | 半導体装置用樹脂封止金型 | |
| JP3185354B2 (ja) | 半導体装置の製造方法及び半導体装置の樹脂封止装置 | |
| JPS63287041A (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JPH05243464A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JP2708114B2 (ja) | 半導体装置の樹脂封止用金型 | |
| JPS63240034A (ja) | 半導体モジユ−ルの樹脂封止用金型 | |
| JPH06232304A (ja) | フルモールドパッケージ用リードフレーム | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JPS6076130A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS61252640A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06216293A (ja) | リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いたｌｓｉパッケ−ジの製造方法 | |
| JPS63314841A (ja) | 半導体装置の樹脂封止用金型 | |
| JPH0219627B2 (ja) | ||
| JPH06210678A (ja) | 半導体装置の樹脂封止用金型及び樹脂封止方法 |