JPS6076130A - 樹脂封止形半導体装置の製造方法 - Google Patents

樹脂封止形半導体装置の製造方法

Info

Publication number
JPS6076130A
JPS6076130A JP18529283A JP18529283A JPS6076130A JP S6076130 A JPS6076130 A JP S6076130A JP 18529283 A JP18529283 A JP 18529283A JP 18529283 A JP18529283 A JP 18529283A JP S6076130 A JPS6076130 A JP S6076130A
Authority
JP
Japan
Prior art keywords
resin
cavity
forces
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18529283A
Other languages
English (en)
Inventor
Kenji Nagao
長尾　賢司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP18529283A priority Critical patent/JPS6076130A/ja
Publication of JPS6076130A publication Critical patent/JPS6076130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は樹脂封止形半導体装置の製造方法、詳しくは、
樹脂成型時に発生するリード上への樹脂パリを防止する
方策を有する製造方法に関する。
従来例の構成とその問題点 樹脂封止形半導体装置は、その樹脂封止工程直後の形状
をみると、第１図の要部平面図に示されるように、封止
樹脂外殻１の中に半導体素子部を封入したもので、電極
部分は外部リード２によって導出される。また、外部リ
ード２は、タイバーと称される金属橋絡体３によって一
体につながれており、この金属橋絡体３は外枠４と一体
化されている。
ところが、樹脂封止工程後には外部リード２上および金
属橋絡体３上をおおって、薄い樹脂のはみ出したもの（
以下、パリフラッシュと呼ぶ）６が生じる。かかるパリ
フラッシュ５の存在は、外観が損なわれるのでなく、外
部リード２への半田処理にも障害になるので、たとえば
、サンドペーパーによる研磨処理、あるいはくるみ殻粉
末の吹付は処理等のパリフラッシュ除去工程が不可欠で
あり、品質劣化ならびに作業能率の低下が避けられなか
った。
発明の目的 本発明は、パリフラッシュの発生を防止するととができ
る製造方法を提供するものである。
発明の構成 本発明は、上下一対の金型で形成される樹脂注入用空洞
内に半導体素子部を配するとともに、前記空洞外周辺の
外部リード部分を前記金型に配設された突起部で支持し
て、前記空洞内に樹脂注入を行なう工程をそなえた樹脂
封止形半導体装置の製造方法であシ、これによシ、突起
部で外部リード部分を集中的に固持して、金型とリード
構体との隙間をなくし、パリフラッシュの発生を完全に
阻止することができる。
実施例の説明 第２図は本発明実施例で使用した樹脂封止用金型を、内
部に半導体素子部を配設し、そのリード部分を支持した
状態で示す断面図である。
樹脂封止用金型は、上金型６と下金型７とで構成され、
その両方の窪みを重ね合わせて空洞８を形成し、この空
洞８内に、半導体素子９および接続細線（ボンディング
・ワイヤ）１０をそなえた半導体素子部を配置する。そ
して、前記半導体素子部を組み込んだリードフレームは
、前記空洞８の外側周辺において、上金型６に設けられ
た突起部１１ならびに下金型７に設けられた突起部１２
によって、集中的に固持され、同支持部の隙間が完全に
塞がれる。通常の金型構造では、支持部の隙間は、数ミ
クロンないし数十ミクロンであり、したがって、本実施
例に用いる金型の突起部１１ならびに同１２の高さも、
せいぜい、数ミクロンないし数十ミクロンでよい。また
、突起部１１ならびに同１２の位置は、空洞８の壁部か
ら外部リード２に結合された金属橋絡体３の中央付近ま
での範囲で、外部リード部分に薄い樹脂のはみ出しがあ
っても、外観上も外部リード構造としても、伺ら支障の
ない範囲に設定されればよい。さらに、金型に設けられ
る支持用の突起部は、上下両方の金型に設けなくても、
その一方の面に設けられておれば、この突起部（第２図
中の突起部１１もしくは同１２）によって、外部リード
部分を他方の支持面に圧接させ、隙間を発生させないよ
うになすことができる。
な、お、実施例は、デュアルインライン型の樹脂封止形
半導体装置で示したが、シングルインライン型の樹脂封
止形半導体装置にも適用可能である。
発明の効果 本発明によれば、空洞外周辺の外部リード部分を金型面
に配設された突起部によって支持して、同支持部分の隙
間を完全に塞ぐことができるので、パリフラッシュの発
生を確実に防止することができる。この結果、パリフラ
ッシュ除去工程も不要になり、品質面でも安定化が達成
されるとともに、工程短縮もはかれる。
【図面の簡単な説明】
第１図は従来例装置の要部平面図、第２図は本発明実施
例に用いた金型断面図である。 １・・・・・・封止樹脂外殻、２・・・・・・外部リー
ド、３・・・・・・金属橋絡部、６・・・・・・上金型
、７・・・・・・下金型、８・・・・・空洞、１１．１
２・・・・・・突起部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図

Claims (2)

    【特許請求の範囲】
  1. （１）上下一対の金型で形成される樹脂注入用空洞内に
    半導体素子部を配するとともに、前記空洞外周辺の外部
    リード部分を前記金型に配設された突起部で支持して、
    前記空洞内に樹脂注入を行なう工程をそなえた樹脂封止
    形半導体装置の製造方法。
  2. （２）突起部が空洞壁部からリードフレーム結続金属橋
    絡体中央付近までの位置に設けられ、これによって前記
    リードフレームを集中的に支持して樹脂封止を行なう特
    許請求の範囲第１項に記載の樹脂封止形半導体装置の製
    造方法。
JP18529283A 1983-10-03 1983-10-03 樹脂封止形半導体装置の製造方法 Pending JPS6076130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18529283A JPS6076130A (ja) 1983-10-03 1983-10-03 樹脂封止形半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18529283A JPS6076130A (ja) 1983-10-03 1983-10-03 樹脂封止形半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6076130A true JPS6076130A (ja) 1985-04-30

Family

ID=16168301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18529283A Pending JPS6076130A (ja) 1983-10-03 1983-10-03 樹脂封止形半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6076130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134773A (en) * 1989-05-26 1992-08-04 Gerard Lemaire Method for making a credit card containing a microprocessor chip
US5728600A (en) * 1994-11-15 1998-03-17 Vlt Corporation Circuit encapsulation process
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134773A (en) * 1989-05-26 1992-08-04 Gerard Lemaire Method for making a credit card containing a microprocessor chip
US5728600A (en) * 1994-11-15 1998-03-17 Vlt Corporation Circuit encapsulation process
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
US6403009B1 (en) 1994-11-15 2002-06-11 Vlt Corporation Circuit encapsulation
US6710257B2 (en) 1994-11-15 2004-03-23 Vlt Corporation Circuit encapsulation

Similar Documents

Publication Publication Date Title
US5508232A (en) Method of manufacturing a semiconductor device
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
JPS6076130A (ja) 樹脂封止形半導体装置の製造方法
JP3540185B2 (ja) 樹脂封止用金型
JP3159808B2 (ja) 半導体装置の製造方法
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
JP2532490B2 (ja) 樹脂封止形半導体装置の製造方法
JPS5921050A (ja) 半導体装置の製造方法
JPH04139868A (ja) 半導体装置用リードフレーム
KR100230520B1 (ko) 반도체 소자 패키지 베이스의 제조방법
JP2704128B2 (ja) 半導体装置用リードフレームおよびその製造方法
JPH03167834A (ja) 樹脂封止型半導体装置
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPS61156845A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH07169780A (ja) Ｃｏｌ半導体装置、及びそのリードフレーム
JP2587542B2 (ja) 半導体装置封止用金型
JPH03152964A (ja) 樹脂封止型半導体装置用リードフレーム
JPH06224244A (ja) 電子部品の封止成形方法及び金型
JPS63228656A (ja) 半導体装置用リ−ドフレ−ム
JPS61204955A (ja) リ−ドフレ−ム
JPH0590315A (ja) 樹脂封止金型
JP2714002B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05335442A (ja) 半導体装置の樹脂モールド方法
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置